|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于IDT FIFO的用法 |
| 作者：liuyiyun 欄目：嵌入式系統(tǒng) |
各位，我最近用到一款I(lǐng)DT的72V3690的FIFO，沒(méi)有接PROCESSER，數(shù)據(jù)輸入總線我用固定電平替代，配置成小端模式，無(wú)校驗(yàn)，STANDARD MODE，9進(jìn)36出，現(xiàn)在在OE和REN都不允許的情況下，我手工把WEN拉低，在WCLK端引入40M晶體，按照DATASHEET上提供的時(shí)序，應(yīng)該是可以把數(shù)據(jù)寫(xiě)入FIFO的，但我的EM FLAG一直輸出為低，也就是FIFO一直是空，請(qǐng)問(wèn)各位前輩高人，問(wèn)題出在什么地方，請(qǐng)不吝賜教，將不勝感激！ |
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號(hào) |