請問：EPM7128作SPI和AD7730以及MAX531通訊時鐘脈沖振鈴問題
最近在EPM7128中作了一個SPI核，主要用于和AD7730以及MAX531通訊，AD7730工作于SPI模式1，MAX531工作于SPI模式0，（EPM7128中的SPI可根據(jù)控制字工作在任何一種模式）調(diào)試時MAX531工作正常，可是AD7730卻無法接收通訊數(shù)據(jù)，為了判斷問題所在，就用cpu多余的IO口模擬一個SPI，AD7730能夠正常的接收和發(fā)送數(shù)據(jù)，用示波器觀察EPM7128產(chǎn)生的波形和cpu模擬的一樣。只是在用EPM7128產(chǎn)生時鐘SCLK（1MHZ）的下降沿時，會有較明顯的下沖，并且此時MOSI線上常常會有超過1V的振鈴�。ú粦�(yīng)該是邏輯競爭，仿真的波形完全正常，沒有不應(yīng)該的毛刺），但是在SCLK的上升沿時，對MOSI線并沒有干擾。顯然1v已經(jīng)超過了AD7730要求的低電平。
后來考慮MAX531和AD7730的工作模式不同，MAX531是在時鐘的上升沿鎖存，而AD7730是在時鐘的下降沿鎖存，于是將AD7730的POL腳接高電平，讓AD7730工作在模式3下，也是上升沿鎖存，這樣處理后AD7730可以正常工作了。
我想請問大家，SCLK下降沿的過沖是怎么引起的？為什么對MOSI線有影響？能用什么方法消除這種情況？
非常感謝�。�！
|
