最新免费av在线观看,亚洲综合一区成人在线,中文字幕精品无码一区二区三区,中文人妻av高清一区二区,中文字幕乱偷无码av先锋

ABOUT 流水線的仿真問(wèn)題

作者：WHOSELIGHT　欄目：EDA技術(shù)

ABOUT 流水線的仿真問(wèn)題
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.all;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.all;
ENTITY add_pipelinev IS
PORT(
     clk  :IN  STD_LOGIC;
     a, b :IN  STD_LOGIC_VECTOR(21 downto 0);
      res:in STD_LOGIC;
     sum  :OUT STD_LOGIC_VECTOR(21 downto 0)
     );
END add_pipelinev;
ARCHITECTURE a OF add_pipelinev IS
shared variable first_a,first_b  :STD_LOGIC_VECTOR(21 downto 0);
shared variable second_a,second_b:STD_LOGIC_VECTOR(10 downto 0);

shared variable first_sum_s      :STD_LOGIC_VECTOR(11 downto 0);

SIGNAL cin_s            :STD_LOGIC;
BEGIN
p1:
PROCESS(clk,res)
BEGIN
if res='1' then
first_a :="0000000000000000000000" ;
first_b :="0000000000000000000000";

elsIF(clk'EVENT and clk='1') THEN
first_a := a;
first_b := b;

END IF;
END PROCESS p1;

p2:
PROCESS(clk,res)
BEGIN
if res='1' then
first_sum_s :="000000000000" ;
second_a :="00000000000";
second_b :="00000000000";
elsIF(clk'EVENT and clk='1') THEN
   first_sum_s := ('0' & first_a(10 downto 0)) + ('0' & first_b(10 downto 0)) ;

   second_a := first_a(21 downto 11) ;
   second_b := first_b(21 downto 11);
END IF;
END PROCESS p2;

p3:
PROCESS(clk,res)
BEGIN
  if res='1' then
sum <="0000000000000000000000" ;

elsIF(clk'EVENT and clk='1') THEN
    sum <= (second_a(10 downto 0) +  second_b(10 downto 0) + first_sum_s(11)) & first_sum_s(10 downto 0);

END IF;
END PROCESS p3;
END a;
這是我的二級(jí)流水線在行為仿真的時(shí)候效果很好可以在一個(gè)時(shí)鐘里出結(jié)果，正當(dāng)我欣喜不已時(shí)可是在POST- TANSLATE SIMULATION中就又要等上三個(gè)時(shí)鐘周期了后面的MAP 等仿真都是這樣怎高的？

2樓：	>>參與討論
作者： haharun 于 2005/5/5 11:05:00 發(fā)布： re 可能是simulator對(duì)共享變量的理解問(wèn)題，你改成signal試試。

參與討論

相關(guān)帖子

求VHDL加法程序

新手上路,請(qǐng)多指教!

MAXplusII中,74ls165的ser腳不準(zhǔn)備使用,該如何接??

內(nèi)急�。。。。「魑淮笪r們，快幫忙�。�！

求教：SRAM的讀寫操作，在Verilog HDL(or VHDL)中如何才能實(shí)現(xiàn)延時(shí)？

免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入