K4D263238A-GC
PIN CONFIGURATION
(Top View)
2
B
C
D
E
F
G
H
J
K
L
M
N
DQS0
DQ4
DQ6
DQ7
DQ17
DQ19
DQS2
DQ21
DQ22
CAS
RAS
CS
128M DDR SDRAM
3
DM0
VDDQ
DQ5
VDDQ
DQ16
DQ18
DM2
DQ20
DQ23
WE
NC
NC
4
VSSQ
NC
VSSQ
VDD
VDDQ
VDDQ
NC
VDDQ
VDDQ
VDD
NC
BA0
5
DQ3
VDDQ
VSSQ
VSS
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSS
BA1
A0
6
DQ2
DQ1
VSSQ
VSSQ
7
DQ0
VDDQ
VDD
VSS
8
DQ31
VDDQ
VDD
VSS
9
DQ29
DQ30
VSSQ
VSSQ
10
DQ28
VDDQ
VSSQ
VSS
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSS
RFU
2
A7
11
VSSQ
NC
VSSQ
VDD
VDDQ
VDDQ
NC
VDDQ
VDDQ
VDD
CK
A8/AP
12
DM3
VDDQ
DQ26
VDDQ
DQ15
DQ13
DM1
DQ11
DQ9
NC
CK
CKE
13
DQS3
DQ27
DQ25
DQ24
DQ14
DQ12
DQS1
DQ10
DQ8
NC
MCL
VREF
VSS
VSS
Thermal Thermal
VSS
VSS
Thermal Thermal
VSS
VSS
Thermal Thermal
VSS
VSS
Thermal Thermal
VSS
A10
A2
A1
VSS
VDD
A11
A3
VSS
VSS
Thermal Thermal
VSS
VSS
Thermal Thermal
VSS
VSS
Thermal Thermal
VSS
VSS
Thermal Thermal
VSS
VDD
A9
A4
VSS
RFU
1
A5
A6
NOTE:
1. RFU1 is reserved for A12
2. RFU2 is reserved for BA2
3. VSS Thermal balls are optional
PIN DESCRIPTION
CK,CK
CKE
CS
RAS
CAS
WE
DQS
DM
RFU
Differential Clock Input
Clock Enable
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Data Strobe
Data Mask
Reserved for Future Use
BA
0
, BA
1
A
0
~A
11
DQ
0
~ DQ
31
V
DD
V
SS
V
DDQ
V
SSQ
NC
MCL
Bank Select Address
Address Input
Data Input/Output
Power
Ground
Power for DQ
鈥?/div>
s
Ground for DQ
鈥?/div>
s
No Connection
Must Connect Low
- 4 -
Rev. 2.0 (Jan. 2003)
prev
next