最新免费av在线观看,亚洲综合一区成人在线,中文字幕精品无码一区二区三区,中文人妻av高清一区二区,中文字幕乱偷无码av先锋

CS5340-DZZ Datasheet

  • CS5340-DZZ

  • Cirrus Logic [101 dB, 192kHz, MULTI-BIT AUDIO A/D CONVERTER...

  • 460.33KB

  • CIRRUS

掃碼查看芯片數(shù)據(jù)手冊

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

CS5340
SWITCHING CHARACTERISTICS - SERIAL AUDIO PORT
Logic "1" = VL, C
L
= 20 pF)
Parameter
MCLK Specifications
MCLK Period
MCLK Pulse Width High
MCLK Pulse Width Low
Master Mode
SCLK falling to LRCK
SCLK falling to SDOUT valid
SCLK Duty Cycle
Slave Mode
Single Speed*
LRCK Duty Cycle
SCLK Period
SCLK Low
SCLK falling to SDOUT valid
SCLK falling to LRCK edge
Double Speed*
LRCK Duty Cycle
SCLK Period
SCLK Low
SCLK falling to SDOUT valid
SCLK falling to LRCK edge
Quad Speed*
LRCK Duty Cycle
SCLK Period
SCLK Low
SCLK falling to SDOUT valid
SCLK falling to LRCK edge
t
sclkw
t
sclkl
t
dss
t
slrd
40
78
40
-
-8
50
-
-
-
-
60
-
-
32
8
%
ns
ns
ns
ns
t
sclkw
t
sclkl
t
dss
t
slrd
40
145
55
-
-20
50
-
-
-
-
60
-
-
32
20
%
ns
ns
ns
ns
t
sclkw
t
sclkl
t
dss
t
slrd
40
145
55
-
-20
50
-
-
-
-
60
-
-
32
20
%
ns
ns
ns
ns
t
mslr
t
sdo
-20
0
-
-
-
50
20
32
-
ns
ns
%
t
clkw
t
clkh
t
clkl
36
72
15
15
-
-
-
-
45
1953
-
-
ns
ns
ns
ns
Symbol
Min
Typ
Max
Unit
(Logic "0" = GND = 0 V;
* For a description of Speed Modes, please refer to Table 1 on page 17.
DS601PP2
13

CS5340-DZZ 產(chǎn)品屬性

  • 96

  • 集成電路 (IC)

  • 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器

  • -

  • 24

  • 200k

  • 串行

  • 2

  • -

  • 模擬和數(shù)字

  • -40°C ~ 85°C

  • 表面貼裝

  • 16-TSSOP（0.173"，4.40mm 寬）

  • 16-TSSOP

  • 管件

  • 2 個(gè)單端，單極

  • 598-1544-ND - BOARD EVAL FOR CS5340 STEREO ADC

  • 598-1686

CS5340-DZZ相關(guān)型號PDF文件下載

您可能感興趣的PDF文件資料

熱門IC型號推薦

掃碼下載APP，
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù)：
賣家服務(wù)：
技術(shù)客服：

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號，
第一時(shí)間獲取資訊。

建議反饋
返回頂部

建議反饋

聯(lián)系人：

聯(lián)系方式：

按住滑塊，拖拽到最右邊
>>
感謝您向阿庫提出的寶貴意見，您的參與是維庫提升服務(wù)的動力！意見一經(jīng)采納，將有感恩紅包奉上哦！