在現(xiàn)代電子設(shè)備中，通信接口的性能對于數(shù)據(jù)傳輸?shù)男屎头€(wěn)定性起著至關(guān)重要的作用。SPI（Serial Peripheral Interface）通信接口作為一種常見的通信方式，因其獨特的優(yōu)勢在...
在現(xiàn)代電子系統(tǒng)中，對于 DSP、CPU、GPU、FPGA 等高性能處理器而言，確保其各模塊所需電源的上電順序?qū)崿F(xiàn)其可靠運行、提高效率并保障整體系統(tǒng)健康至關(guān)重要。接下來，我們...
I2C（Inter-Integrated Circuit）總線是一種廣泛使用的同步、半雙工、串行通信協(xié)議，由Philips（現(xiàn)NXP）設(shè)計，具有結(jié)構(gòu)簡單、引腳少的優(yōu)點。其核心時序邏輯直接影響通信可靠性，以下從協(xié)議層和電氣層展開分析。 1...
時間：2025-04-27 閱讀：282
要理解和看懂時序圖，可以按照以下步驟進行： 了解時序圖的基本結(jié)構(gòu)：時序圖由對象（或參與者）、生命線、消息、激活期間等組成。熟悉這些基本元素的含義和表示方法是理解時序圖的第一步?！ 〈_定參與者和對象：...
使用當前的 FPGA 技術(shù)可以輕松完成從 ISLA11xP50 ADC 捕獲數(shù)據(jù)。源同步 LVDS 接口以 250MHz 時鐘提供高達 500MHz 的 DDR 輸出數(shù)據(jù)。時鐘和數(shù)據(jù)在 ±250ps 內(nèi)對齊，在 500MS...
時間：2023-09-20 閱讀：410 關(guān)鍵詞：FPGA 技術(shù)
確?；诙嗪说年P(guān)鍵嵌入式系統(tǒng)中的軟件時序行為
安全到達某個地方不僅僅取決于良好的剎車、正常工作的尾燈和方向盤后反應靈敏的人。越來越多地，讓你的汽車在路上行駛和讓你的飛機在空中飛行的部件不僅是人類，甚至只是機械。它們是在復雜的異構(gòu)多核處理器上運行的...
分類：嵌入式系統(tǒng)/ARM技術(shù) 時間：2023-03-01 閱讀：778 關(guān)鍵詞：嵌入式系統(tǒng)
人們常常想當然地為PCB的電路上電，殊不知這可能造成破壞以及有損或無損閂鎖狀況。這些問題可能并不突出，直到量產(chǎn)開始，器件和設(shè)計的容差接受檢驗時才被發(fā)現(xiàn)，但為時已晚...
總線空閑狀態(tài) I2C總線總線的SDA和SCL兩條信號線同時處于高電平時，規(guī)定為總線的空閑狀態(tài)。此時各個器件的輸出級場效應管均處在截止狀態(tài)，即釋放總線，由兩條信號線各自的上...
時間：2022-07-11 閱讀：797 關(guān)鍵詞：電子
我們常常想當然地為印刷電路板上的電路上電，殊不知這可能造成破壞以及有損或無損閂鎖狀況。隨著片上系統(tǒng)(SoC) IC越來越多，對電源進行時序控制和管理的需求也越來越多……...
為什么在 Verilog HDL 設(shè)計中一定要用同步而不能用異步時序邏輯？
同步時序邏輯是指表示狀態(tài)的寄存器組的值只可能在確定的觸發(fā)條件發(fā)生時刻改變。只能由時鐘的正跳沿或負跳沿觸發(fā)的狀態(tài)機就是一例。always @(posedge clock) 就是一個同步時...
分類：工業(yè)電子 時間：2020-03-30 閱讀：727 關(guān)鍵詞：為什么在 Verilog HDL 設(shè)計中一定要用同步而不能用異步時序邏輯？Verilog HDL 設(shè)計
是德科技與Silicon Labs聯(lián)手簡化時序解決方案的驗證
是德科技與Silicon Labs合作，結(jié)合雙方產(chǎn)品技術(shù)優(yōu)勢，旨在簡化對時序解決方案的驗證工作，這些時序解決方案對于無線通信，高速數(shù)字，醫(yī)學成像和汽車應用的系統(tǒng)級設(shè)計的開發(fā)至關(guān)重要。 是德科技與Silicon Labs聯(lián)手，...
分類：通信與網(wǎng)絡(luò) 時間：2020-02-07 閱讀：613 關(guān)鍵詞：是德科技,Silicon Labs
微處理器、FPGA、DSP、模數(shù)轉(zhuǎn)換器 (ADC) 和片上系統(tǒng) (SoC) 器件一般需要多個電壓軌才能運行。為防止出現(xiàn)鎖定、總線爭用問題和高涌流，設(shè)計人員需要按特定順序啟動和關(guān)斷這...
由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議，賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI協(xié)議的幾種時序，方便編程。 1》AXI_LITE協(xié)議： ?。?1） 讀地址通...
時間：2019-05-13 閱讀：1878 關(guān)鍵詞：AXI總線協(xié)議的幾種時序介紹AXI總線
利用CPLD技術(shù)和80C196XL時序特征實現(xiàn)DRAM控制器的設(shè)計
0C186XL16位嵌入式微處理器［1］是Intel公司在嵌入式微處理器市場的上導產(chǎn)品之一，已廣泛應用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動...
分類：嵌入式系統(tǒng)/ARM技術(shù) 時間：2019-01-08 閱讀：262 關(guān)鍵詞：利用CPLD技術(shù)和80C196XL時序特征實現(xiàn)DRAM控制器的設(shè)計DRAM控制器
操作時序永遠是使用任何一片IC芯片的最主要的內(nèi)容，看懂時序圖，再操控這個芯片就非常容易了。而提取芯片器件手冊上有用的信息是使用芯片的最基本步驟?！ ∫砸壕э@示芯片...
分類：單片機與DSP 時間：2018-12-10 閱讀：810 關(guān)鍵詞：單片機,時序,LCD1602
SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進行通信:一條時鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO;用于 CPU與各種外圍器件進行全雙工、同步串...
時間：2018-11-26 閱讀：1012 關(guān)鍵詞：單片機,SPI,總線時序
從最近一段時間工作和學習的成果中，我總結(jié)了如下幾種進行時序約束的方法。按照從易到難的順序排列如下： 1. 頻率約束 這是最基本的，所以標號為0?！ ?. 頻率約束+...
分類：嵌入式系統(tǒng)/ARM技術(shù) 時間：2018-08-08 閱讀：483 關(guān)鍵詞：FPGA
利用MCMM技術(shù)解決時序難以收斂的問題以及降低了芯片設(shè)計周期設(shè)計
如今的集成電路（Integrated Circuit，IC）設(shè)計往往要求芯片包含多個工作模式，并且在不同工藝角（corner）下能正常工作。工藝角和工作模式的增加，無疑使時序收斂面臨極大挑戰(zhàn)。本文介紹了一種在多工藝角多工作模式...
時間：2018-08-06 閱讀：548 關(guān)鍵詞： PLC,IC
