電源行業(yè)的主要目標(biāo)之一是為數(shù)據(jù)中心和5G等應(yīng)用中的電源設(shè)備帶來更高的電源轉(zhuǎn)換效率和功率密度。與具有單獨驅(qū)動器 IC 的傳統(tǒng)分立 MOSFET 相比，將驅(qū)動器電路和功率 MOSFET（稱為 DrMOS）集成到 IC 中可提高功率密度和效率。

    此外，DrMOS 的倒裝芯片技術(shù)通過縮短響應(yīng)時間和減小芯片與封裝之間的電感，進(jìn)一步優(yōu)化了穩(wěn)壓器的性能（圖1）。

    圖 1這是傳統(tǒng)引線鍵合和倒裝芯片技術(shù)之間的比較。資料Monolithic Power Systems
        然而，基板和 PCB 上的寄生電感會顯著影響漏源電壓 (V DS ) 尖峰，這是由于寄生電感與 MOSFET 輸出電容 (C OSS ) 之間的諧振造成的。高 V DS尖峰可能會導(dǎo)致 MOSFET 雪崩，從而導(dǎo)致器件性能下降和可靠性問題。為了防止 MOSFET 發(fā)生雪崩擊穿，有多種方法可以減輕電壓應(yīng)力。
    種方法是在 DrMOS 上應(yīng)用更高電壓的雙擴散 MOSFET (DMOS) 工藝。如果在功率 MOSFET 設(shè)計中采用此工藝，由于同一空間內(nèi)并聯(lián) DMOS 的數(shù)量減少，因此 DrMOS 的導(dǎo)通電阻 (R DS(ON) )會更高。
    第二種方法是使用緩沖電路來抑制電壓尖峰。然而，這種方法會導(dǎo)致緩沖電路產(chǎn)生額外的損耗。此外，添加緩沖電路可能無法有效降低 MOSFET 的 V DS尖峰，因為引起諧振行為的雜散電感主要集成在 DrMOS 的封裝中。
    當(dāng)嘗試提高穩(wěn)壓器效率并減少 MOSFET 的電壓尖峰時，上述權(quán)衡可能會導(dǎo)致難以量化和優(yōu)化寄生電感對 PCB 和基板的影響。
    本文將首先討論寄生電感建模。接下來，在 SPICE 仿真工具中應(yīng)用等效寄生電路模型來預(yù)測 V DS開關(guān)尖峰。將提供實驗結(jié)果來驗證寄生模型的可行性。
    DrMOS 上的寄生電感建模

    為了模擬寄生電感，構(gòu)建了 DrMOS 和 PCB 的 3D 結(jié)構(gòu)以進(jìn)行仿真分析（圖 2）。材料、疊層信息和 PCB 以及封裝層厚度等參數(shù)對于建模精度至關(guān)重要。

    圖 2 DrMOS 和 PCB 的 3D 建模結(jié)構(gòu)可用于獲取寄生電感。資料Monolithic Power Systems
    對 PCB 和 DrMOS 進(jìn)行 3D 建模后，可以通過 ANSYS Q3D提取器表征并獲得寄生電感。由于本文重點關(guān)注 MOSFET 的 V DS尖峰，因此感興趣的主要仿真設(shè)置是電源網(wǎng)絡(luò)和驅(qū)動器網(wǎng)絡(luò)上的寄生參數(shù)。
    當(dāng)考慮從 Q3D 提取器獲得的寄生分量時，可以在不同頻率條件下選擇寄生電感矩陣（包括 DrMOS 上每個網(wǎng)絡(luò)的自項和互項）。由于高側(cè) MOSFET (HS-FET) 和低側(cè) MOSFET (LS-FET) 上的 V DS 諧振頻率在 300 MHz 至 500 MHz 之間，因此采用 300 MHz 條件下的寄生電感矩陣作為進(jìn)一步的行為模型模擬。
    SPICE上的行為模型仿真

    從Q3D導(dǎo)出等效寄生元件模型后，考慮了不同類型的去耦電容對PCB的影響。由于在多層陶瓷電容器 (MLCC) 上施加直流電壓后電容會衰減，因此在特定直流電壓偏置條件下考慮每個單獨 MLCC 的等效電路非常重要。每個考慮因素都應(yīng)基于 MLCC 的工作電壓。圖 3顯示了 SPICE 上行為模型仿真的電路配置。

    圖 3可以使用行為模型仿真來配置電路。資料Monolithic Power Systems

    表 1顯示了基于圖 3 所示原理圖的模擬和測量條件。

    表1數(shù)據(jù)為實驗測試臺的結(jié)果。資料Monolithic Power Systems
    優(yōu)化寄生電感

    為了抑制 V DS尖峰而不影響效率，優(yōu)化 PCB 和封裝上的寄生電感至關(guān)重要。借助先進(jìn)的封裝技術(shù)，可以將輸入電容器集成在封裝中，以縮短去耦路徑（圖4）。在封裝內(nèi)并聯(lián)嵌入式電容可以有效降低DrMOS上的等效寄生電感。

    圖4具有嵌入式電容器的 3D DrMOS 結(jié)構(gòu)優(yōu)化了 V DS尖峰。資料Monolithic Power Systems

    表2顯示了在 DrMOS 上使用不同去耦電容器配置時的等效寄生電感和 V DS尖峰。

    表2顯示了不同電容器配置的等效寄生電感和 V DS尖峰。資料Monolithic Power Systems
    如表 2 中的仿真結(jié)果所示，不僅等效寄生電感降低，而且MOSFET 上的V DS尖峰也得到抑制。此外，由于 MLCC 的低 ESR 特性，嵌入式輸入電容器不會產(chǎn)生額外的功率損耗。因此，可以添加不同的嵌入式輸入電容器來減少 DrMOS 應(yīng)用中的寄生電感。
    帶有嵌入式電容器的DrMOS
    本文解釋了寄生電感對 V DS開關(guān)尖峰的影響，以及防止 V DS開關(guān)尖峰導(dǎo)致 MOSFET 雪崩擊穿的幾種方法。為了量化寄生電感對 V DS開關(guān)尖峰的影響，首先引入了寄生電感建模，然后提出了 SPICE 上的行為建模。
    通過 SPICE 獲得的結(jié)果與 MP87000-L 等 DrMOS 解決方案的實驗結(jié)果非常吻合，這意味著該行為模型可以準(zhǔn)確預(yù)測 MOSFET 上雪崩擊穿的風(fēng)險。
    為了有效抑制 V DS尖峰而不需要任何權(quán)衡，在封裝中引入了嵌入式電容器。行為模型仿真證實，這些電容器可以降低等效寄生電感，從而降低 V DS尖峰，而不會產(chǎn)生額外損耗。