磁阻RAM（MRAM）器件的工作結(jié)構(gòu)是磁隧道結(jié)（MTJ）。
    位狀態(tài)被存儲為與隧道勢壘直接接觸的兩個磁性層的相對磁化方向，其中反平行方向（高狀態(tài)）具有比平行方向（低狀態(tài)）更高的結(jié)電阻。通過使電流流過結(jié)并將結(jié)電壓與已知參考電壓進行比較來讀出位狀態(tài)。

    飛思卡爾的 MR2A16ATS35C 4Mbit MRAM 采用 0.18 微米六金屬工藝制造，具有 256K x 16 位配置，采用 3.3V 電源運行，采用 44 引腳 TSOP II 型封裝。

    這種不尋常的部件總是引起我們的注意，因此我們?nèi)滩蛔∫钊肓私怙w思卡爾如何將它們組合在一起。

    圖1。在上板中心看到的觸點通向公共頂部電極，而在每個下板頂部邊緣的觸點通向襯底中的隔離（選擇）晶體管。
    工作原理
    飛思卡爾 MRAM 單元具有對角放置在兩個高電流寫入線導體之間的多層 MTJ，這些導體由金屬 4 和金屬 5 形成，并且彼此成直角排列。該芯片已被延遲，以暴露一系列 MTJ 結(jié)構(gòu)，顯示較小的頂板覆蓋在較大的底板上（上圖 1）。

    我們只能看到接線板陣列下方的下部寫入線。在上板中心看到的觸點通向公共頂部電極，而在每個下板通向頂部邊緣的觸點則通向襯底中的隔離（選擇）晶體管。

    圖2. 該器件使用磁阻隧道穿過夾在兩個 SAF 層之間的絕緣隧道勢壘，其中頂部 SAF 層為“自由”層，底部 SAF 為“固定”參考層。
    上圖 2 說明了 MRAM 單元的工作原理。該器件利用磁阻隧道效應(yīng)穿過夾在兩個合成反鐵磁 (SAF) 層之間的絕緣隧道勢壘。頂部SAF層是“自由”的（即其磁矩可以編程），底部SAF是“固定”（不可編程）參考層。

    下面的圖 3 顯示了下部 M4 寫入線的橫截面和上部 M5 寫入線的線性部分，中間有 MTJ 結(jié)構(gòu)（此圖中存在一些來自樣品制備的空隙。）。

    圖3. 所示的是下部M4寫入線的橫截面和上部M5寫入線的線性剖面，磁隧道結(jié)結(jié)構(gòu)位于其間。
    多層結(jié)構(gòu)
    頂部和底部 SAF 層實際上都是三個子層，兩個鐵磁層由非磁性墊片隔開；自由鐵磁子層使用具有幾乎平衡磁矩的磁性可編程材料。

    當施加磁場時，這使得磁矩像一對相連的“時鐘指針”一樣旋轉(zhuǎn)。隧道屏障是氧化鋁。下面圖 4中的透射電子顯微鏡圖像顯示了多層結(jié)構(gòu)。

    圖4. 頂部和底部 SAF 層實際上都是三個子層，兩個鐵磁層由非磁性墊片隔開；自由鐵磁子層使用具有幾乎平衡磁矩的磁性可編程材料。
    使用這種類型的結(jié)構(gòu)（在其對角線方向）允許使用相同的雙相脈沖序列（無論狀態(tài)如何）使用兩條寫入線將磁矩切換 180°。這需要預讀取以查看是否需要寫入序列，但可以保護數(shù)據(jù)狀態(tài)免受任一寫入線上的單個脈沖的影響（下圖 5 ）。

    寫入線本身有一些有趣的結(jié)構(gòu)怪癖，以優(yōu)化與 MTJ 的磁耦合。有趣的是它們是由銅制成的。

    圖5. 寫入線本身有一些有趣的結(jié)構(gòu)怪癖，以優(yōu)化與 MTJ 的磁耦合。
    同時，焊盤和下金屬層均采用符合0.18μm工藝的常規(guī)鋁。據(jù)推測，這可以允許更高的電流密度，提供更高的磁場并保持單元間距較小。
    鑲嵌鑲嵌結(jié)構(gòu)還有助于使用導磁包層，該包層可以集中磁場——飛思卡爾聲稱添加這些層后磁通量增加了一倍。

    底部寫入線中的包層將磁場向上聚焦到隧道結(jié)中。這是通過在鑲嵌線的勢壘層結(jié)構(gòu)中添加鎳鐵 (NiFe) 層來完美實現(xiàn)的（下圖 6）。

    圖6. NiFe 被放置為外部阻擋層，然后是通常的 Ta 基阻擋層，然后用銅填充溝槽。
    NiFe 被放置為外部阻擋層，然后是通常的鉭 (Ta) 基阻擋層，然后用銅填充溝槽。
    上面的寫線更難制作。這是因為要將場聚焦到 MTJ，我們需要在線的頂部和側(cè)面放置包層（圖 2）。
    下面的圖 7 說明了飛思卡爾如何實現(xiàn)這一目標：他們在溝槽的底部和側(cè)壁上放置了 Ta 阻擋層，然后是 NiFe 層。然后，將NiFe濺射遠離溝槽底部并沉積另一個Ta阻擋層。

    溝槽用銅填充并像往常一樣平坦化，并沉積氮化物和氧化物金屬蓋層。這些被掩蔽和蝕刻以暴露存儲器陣列中 M5 銅的頂部。沉積第二組 NiFe 和 Ta 層，然后拋光以去除多余的部分并隔離線條，在每個線條邊緣留下“翅膀”。

    圖7. 飛思卡爾在溝槽的底部和側(cè)壁上放置了 Ta 阻擋層，然后放置了 NiFe 層。然后，從溝槽底部濺射掉NiFe，并沉積另一個Ta阻擋層。
    這是一個相對復雜的過程，但它達到了預期的目的。這涵蓋了 MTJ 的基礎(chǔ)知識。由于較低的金屬層是鋁以及 M4 和 M5 銅，因此該器件是少數(shù)具有真正混合金屬化結(jié)構(gòu)的部件之一，與大多數(shù) 130 nm 及更小部件中帶有 Al 鍵合焊盤的銅金屬不同。
    這是了解該部件的制造歷史的線索。當我們觀察前端結(jié)構(gòu)（即晶體管+M1”M3）時，它看起來非常像我們在其他器件中看到的臺積電0.18微米工藝。仔細詢問發(fā)現(xiàn)，前端確實外包給臺積電，然后晶圓被運回錢德勒添加MRAM結(jié)構(gòu)。
    嵌入式應(yīng)用
    根據(jù)飛思卡爾的說法，這種 MRAM 技術(shù)的主要優(yōu)點是它是傳統(tǒng) CMOS 的后端補充，因此適合嵌入式應(yīng)用。這個精彩的序列似乎清楚地證明了這一點。
    作為一種制造策略，我認為這也很有意義。它將晶圓成本降低到代工水平，并且還可以對投機性產(chǎn)品發(fā)布進行更嚴格的庫存控制——保留前端晶圓的庫存，僅根據(jù)訂單量需要添加后端。
    1.3 平方微米的 MRAM 單元尺寸與該代 SRAM 單元尺寸相當。目標市場之一是用于數(shù)據(jù)記錄等應(yīng)用的電池供電 SRAM 存儲，并且該器件采用與 SRAM 兼容的引腳排列進行封裝。
    通過這一部分，飛思卡爾提出了一種在價格和性能方面可能存在一些缺點的技術(shù)。然而，作為一種需要零功耗存儲數(shù)據(jù)的解決方案，它將在汽車、航空航天和類似市場中找到一些應(yīng)用。