SDR 與 DDR:單數(shù)據(jù)速率和雙數(shù)據(jù)速率接口
出處:維庫電子市場網(wǎng) 發(fā)布于:2023-07-03 17:55:57
下面圖 1 中所示的時序圖是單數(shù)據(jù)速率存儲器接口的示例。
圖 1.單數(shù)據(jù)速率存儲器接口示例。圖片[已修改]由德州儀器 (TI)提供
首先,使用 EM_BA 信號選擇存儲體,并通過 EM_A 信號建立行和列地址。數(shù)據(jù)字 D1、D2、D3 和 D4 在 EM_D 引腳上輸出。請注意一個數(shù)據(jù)字如何占據(jù) EM_CLK 信號的整個周期。
我們將看到的下一個時序圖(圖 2)描述了雙倍數(shù)據(jù)速率接口。
雙數(shù)據(jù)速率接口的示例。
“DQ”線表示數(shù)據(jù)信號,陰影區(qū)域之間的無陰影 X 形區(qū)域表示從一個字到下一個字的轉(zhuǎn)換。您可以看到每個字只需要半個完整時鐘周期。請記住,該芯片使用差分時鐘,這就是時序圖具有 CK 信號和互補 CK# 信號的原因。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.udpf.com.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 簡述計算機總線的分類2025/9/4 17:12:23
- 深度剖析三進線兩母聯(lián)供電系統(tǒng)設(shè)計方案2025/9/3 10:37:39
- 匯流排是什么匯流排好還是線接好2025/8/28 17:13:00
- 安森美 USB - C 電池充電器解決方案2025/8/28 15:45:10
- I2C 總線加上拉電阻的必要性2025/8/25 16:42:09