對(duì)于電源轉(zhuǎn)換器，具有寄生參數(shù)的熱環(huán)路 PCB 布局可以提高電源效率、降低電壓振鈴并降低電磁干擾 (EMI)。本文討論通過(guò)化 PCB 等效串聯(lián)電阻 (ESR) 和等效串聯(lián)電感 (ESL) 來(lái)優(yōu)化熱環(huán)路布局設(shè)計(jì)。本文調(diào)查并比較了影響因素，包括去耦電容器位置、功率 FET 尺寸和位置以及過(guò)孔放置。進(jìn)行了實(shí)驗(yàn)來(lái)驗(yàn)證分析，并總結(jié)了化 PCB ESR 和 ESL 的有效方法。

熱環(huán)路和 PCB 布局寄生參數(shù)

開(kāi)關(guān)模式電源轉(zhuǎn)換器的熱環(huán)路定義為由 HF 電容器和相鄰功率 FET 形成的臨界高頻 (HF) 交流電流環(huán)路。它是功率級(jí) PCB 布局中關(guān)鍵的部分，因?yàn)樗?dv/dt 和 di/dt 噪聲內(nèi)容。設(shè)計(jì)不當(dāng)?shù)臒岘h(huán)路布局會(huì)受到高水平 PCB 寄生參數(shù)的影響，包括 ESL、ESR 和等效并聯(lián)電容 (EPC)，這些參數(shù)會(huì)對(duì)電源轉(zhuǎn)換器的效率、開(kāi)關(guān)性能和 EMI 性能產(chǎn)生重大影響。

圖 1 顯示同步降壓降壓 DC-DC 轉(zhuǎn)換器原理圖。熱回路由 MOSFET M1 和 M2 以及去耦電容器 C IN形成。M1 和 M2 的開(kāi)關(guān)動(dòng)作會(huì)產(chǎn)生高頻 di/dt 和 dv/dt 噪聲。C IN提供了一個(gè)低阻抗路徑來(lái)旁路 HF 噪聲內(nèi)容。但是，寄生阻抗（ESR、ESL）存在于組件封裝內(nèi)和熱環(huán)路 PCB 跡線上。通過(guò) ESL 的高 di/dt 噪聲會(huì)導(dǎo)致 HF 振鈴，進(jìn)而導(dǎo)致 EMI。ESL 中存儲(chǔ)的能量在 ESR 上耗散，導(dǎo)致額外的功率損耗。因此，熱回路 PCB ESR 和 ESL 應(yīng)化，以減少 HF 振鈴并提高效率。

點(diǎn)擊查看完整大小的圖片
圖 1. 具有熱環(huán)路 ESR 和 ESL 的降壓轉(zhuǎn)換器。

準(zhǔn)確提取熱環(huán)路 ESR 和 ESL 有助于預(yù)測(cè)開(kāi)關(guān)性能并改進(jìn)熱環(huán)路設(shè)計(jì)。組件的封裝和 PCB 跡線都會(huì)影響總環(huán)路寄生參數(shù)。這項(xiàng)工作主要集中在PCB布局設(shè)計(jì)上。有可供用戶提取 PCB 寄生參數(shù)的工具，例如 Ansys Q3D、FastHenry/FastCap、StarRC 等。Ansys Q3D 等商業(yè)工具可提供準(zhǔn)確的仿真，但通常價(jià)格昂貴。FastHenry/FastCap 是一款基于部分元件等效電路 (PEEC) 數(shù)值建模的工具[1]，可以通過(guò)編程提供靈活的仿真來(lái)探索不同的布局設(shè)計(jì)，但需要額外的編碼。

熱環(huán)路 PCB ESR 和 ESL 與去耦電容位置

在本節(jié)中，將基于 ADI 的LTM4638 μModule ?穩(wěn)壓器演示板 DC2665A-B研究 C IN位置的影響。LTM4638 是一款集成 20 V IN、15 A 降壓轉(zhuǎn)換器模塊，采用纖巧的 6.25 mm × 6.25 mm × 5.02 mm BGA 封裝。它具有高功率密度、快速瞬態(tài)響應(yīng)和高效率。模塊內(nèi)部集成了一個(gè)小的HF陶瓷C IN，雖然還不夠，但受限于模塊封裝尺寸。圖 2 至圖 4 顯示了帶有附加外部 C IN的演示板上的三個(gè)不同熱回路。個(gè)是垂直熱回路 1（圖 2），其中 C IN1放置在 μModule 穩(wěn)壓器正下方的底層。

點(diǎn)擊查看完整大小的圖片
圖 2. 垂直熱循環(huán) 1：(a) 頂視圖和 (b) 側(cè)視圖。

μModule V IN和 GND BGA 引腳通過(guò)過(guò)孔直接連接到 C IN1 。這些連接在演示板上提供了短的熱循環(huán)路徑。第二個(gè)熱環(huán)路是垂直熱環(huán)路 2（圖 3），其中 C IN2仍位于底層，但移到了 μModule 穩(wěn)壓器的側(cè)面區(qū)域。

點(diǎn)擊查看完整大小的圖片
圖 3. 垂直熱循環(huán) 2：(a) 頂視圖和 (b) 側(cè)視圖。

因此，與垂直熱環(huán)路 1 相比，額外的 PCB 走線被添加到熱環(huán)路中，并且預(yù)計(jì) ESL 和 ESR 更大。第三個(gè)熱環(huán)路選項(xiàng)是水平熱環(huán)路（圖 4），其中 C IN3放置在靠近 μModule 穩(wěn)壓器的頂層。

點(diǎn)擊查看完整大小的圖片
圖 4. 水平熱循環(huán)：(a) 頂視圖和 (b) 側(cè)視圖。

μModule V IN和 GND 引腳通過(guò)頂層銅連接到 C IN3 ，無(wú)需通過(guò)過(guò)孔。然而，頂層的 V IN 銅寬度受其他引腳分配限制，導(dǎo)致與垂直熱環(huán)路 1 相比環(huán)路阻抗增加。表 1 比較了 FastHenry 提取的熱環(huán)路的 PCB ESR 和ESL 。正如預(yù)期的那樣，垂直熱環(huán)路 1 具有的 PCB ESR 和 ESL。

表 1. 使用 FastHenry 在不同熱循環(huán)中提取的 PCB ESR 和 ESL

為了通過(guò)實(shí)驗(yàn)驗(yàn)證不同熱回路中的 ESR 和 ESL，測(cè)試了 12 V 至 1 V CCM 操作下的演示板效率和 V IN AC 紋波。理論上，較低的 ESR 會(huì)導(dǎo)致較高的效率，而較小的 ESL 會(huì)導(dǎo)致較高的 V SW振鈴頻率和較低的 V IN紋波幅度。圖 5a 顯示了測(cè)得的效率。垂直熱環(huán)路 1 提供對(duì)應(yīng)于 ESR 的效率。水平熱環(huán)路和垂直熱環(huán)路 1 之間的損耗差異也是根據(jù)提取的 ESR 計(jì)算的，這與圖 5b 所示的測(cè)試結(jié)果一致。圖 5c 中的V IN HF 紋波波形經(jīng)過(guò) C IN測(cè)試。

點(diǎn)擊查看完整大小的圖片
圖 5. 演示板測(cè)試結(jié)果：(a) 效率，(b) 水平環(huán)路和垂直環(huán)路 1 之間的損耗差異，以及 (c) M1 在 15 A 輸出開(kāi)啟期間的 VIN 紋波。

水平熱環(huán)路具有更高的 V IN紋波幅度和更低的振鈴頻率，因此與垂直熱環(huán)路 1 相比，驗(yàn)證了更高的環(huán)路 ESL。此外，由于環(huán)路 ESR 更高，水平熱環(huán)路中的 V IN紋波衰減比垂直熱環(huán)路 1 更快。此外，較低的 V IN紋波可降低 EMI 并允許使用較小的 EMI 濾波器尺寸。

熱回路 PCB ESR 和 ESL 與 MOSFET 的尺寸和位置

對(duì)于分立式設(shè)計(jì)，功率 FET 的布局和封裝尺寸也會(huì)對(duì)熱環(huán)路 ESR 和 ESL 產(chǎn)生重大影響。本節(jié)對(duì)具有功率 FET M1 和 M2 以及去耦電容器 C IN 的典型半橋熱環(huán)路進(jìn)行建模和研究。如圖 6 所示，比較了流行的功率 FET 封裝尺寸和放置位置。

點(diǎn)擊查看完整大小的圖片
圖 6. 熱回路 PCB 模型：(a) 直線放置的 5 mm × 6 mm MOSFET；(b) 90? 形狀放置的 5 mm × 6 mm MOSFET；(c) 5 mm × 6 mm MOSFET，以 180? 形狀放置；(d) 兩個(gè)并聯(lián)的 3.3 mm × 3.3 mm MOSFET，呈 90? 形狀放置；(e) 兩個(gè)并聯(lián)的 3.3 mm × 3.3 mm MOSFET，以 90? 形狀放置，帶有接地層；(f) 對(duì)稱的 3.3 mm × 3.3 mm MOSFET 在頂層和底層以 90? 形狀放置。

表 2 顯示了每種情況下提取的 ESR 和 ESL。

表 2. 在 FastHenry 中提取的具有各種器件形狀和位置的熱環(huán)路 PCB ESR 和 ESL

(a) 至 (c) 展示了三種流行的 5 mm × 6 mm MOSFET 功率 FET 布局。熱回路的物理長(zhǎng)度決定了寄生阻抗。因此， (b) 中的 90? 形狀放置和 (c) 中的 180? 形狀設(shè)備放置都會(huì)導(dǎo)致 60% 的 ESR 降低和 80% 的 ESL 降低，因?yàn)榕c (a) 中的環(huán)路路徑相比更短。由于 90? 形狀放置顯示出優(yōu)勢(shì)，因此基于 (b) 研究了更多，以進(jìn)一步降低環(huán)路 ESR 和 ESL。

在 (d) 中，一個(gè) 5 mm × 6 mm MOSFET 被兩個(gè)并聯(lián)的 3.3 mm × 3.3 mm MOSFET 取代。由于 MOSFET 占板面積更小，環(huán)路長(zhǎng)度進(jìn)一步縮短，環(huán)路阻抗降低了 7%。在 (e) 中，當(dāng)在熱環(huán)路層下方放置接地層時(shí)，熱環(huán)路 ESR 和 ESL 與 (d) 相比進(jìn)一步降低了 2%。原因是地層產(chǎn)生渦流，感應(yīng)出相反的磁場(chǎng)，等效地降低了環(huán)路阻抗。在情況 (f) 中，另一個(gè)熱循環(huán)層被構(gòu)造為底層。如果兩個(gè)并聯(lián)的 MOSFET 對(duì)稱放置在頂層和底層并通過(guò)過(guò)孔連接，由于并聯(lián)阻抗，熱環(huán)路 PCB ESR 和 ESL 的降低更加明顯。所以，

為了通過(guò)實(shí)驗(yàn)驗(yàn)證 MOSFET 布局的影響，使用了ADI 的高效率、4 開(kāi)關(guān)同步降壓-升壓控制器演示板LT8390 / DC2825A和LT8392/ DC2626A 。 4 如圖 7a 和圖 7b 所示，DC2825A 具有直式 MOSFET放置和 DC2626A 具有 90? 形狀的 MOSFET 放置。為了公平比較，兩個(gè)演示板配置了相同的 MOSFET 和去耦電容器，并在 36 V 至 12 V/10 A、300 kHz 降壓操作下進(jìn)行了測(cè)試。圖 7c 顯示了在 M1 開(kāi)啟時(shí)刻測(cè)試的 V IN AC 紋波。

點(diǎn)擊查看完整大小的圖片
圖 7. (a) LT8390/DC2825A 熱環(huán)路，MOSFET 直接放置；(b) 具有 90? MOSFET 放置的 LT8392/DC2626A 熱回路；(c) M1 導(dǎo)通時(shí)的V IN紋波波形。

通過(guò) 90? 形狀的 MOSFET 放置，V IN紋波具有較低的幅度和較高的諧振頻率，因此由于較短的熱環(huán)路路徑而驗(yàn)證了較小的 PCB ESL。相反，由于更長(zhǎng)的熱環(huán)路和更高的 ESL，直接放置 MOSFET 會(huì)導(dǎo)致更高的 V IN紋波幅度和更慢的諧振頻率。根據(jù) Cho 和 Szokusha 研究中的 EMI 測(cè)試結(jié)果，更高的輸入電壓紋波也會(huì)導(dǎo)致更嚴(yán)重的 EMI 輻射。 [4]

熱環(huán)路 PCB ESR 和 ESL 與過(guò)孔放置

熱環(huán)路中的過(guò)孔布局也對(duì)環(huán)路 ESR 和 ESL 有重要影響。如圖 8 所示，對(duì)具有兩層 PCB 結(jié)構(gòu)和直功率 FET 布局的熱環(huán)路進(jìn)行建模。FET 放置在頂層，第二層是接地層。C IN GND 焊盤(pán)和 M2 源極焊盤(pán)之間的寄生阻抗 Z2是熱環(huán)路的一部分，并作為示例進(jìn)行研究。Z2 是從 FastHenry 中提取的。

點(diǎn)擊查看完整大小的圖片
圖 8. 具有 (a) 靠近 C IN和 M2 放置的五個(gè) GND 過(guò)孔的熱環(huán)路 PCB 模型；(b) 14 個(gè) GND 過(guò)孔放置在 C IN和 M2 之間；(c) 在 (b) 的基礎(chǔ)上在 GND 上放置了 6 個(gè)過(guò)孔；(d) 在 (c) 的基礎(chǔ)上，在 GND 區(qū)域放置了另外九個(gè)過(guò)孔。

表 3 總結(jié)并比較了具有不同通孔布局的仿真 ESR 2和 ESL 2。

表 3. 提取的具有不同過(guò)孔布局的熱環(huán)路 PCB ESR 2和 ESL 2

通常，添加更多過(guò)孔會(huì)降低 PCB 寄生阻抗。然而，ESR 2和 ESL 2的降低與過(guò)孔數(shù)量不成線性比例?？拷?a target="_blank">端子焊盤(pán)的過(guò)孔可明顯地降低 PCB ESR 和 ESL。因此，對(duì)于熱環(huán)路布局設(shè)計(jì)，幾個(gè)關(guān)鍵的過(guò)孔必須靠近 C IN和 MOSFET的焊盤(pán)放置，以限度地減少 HF 環(huán)路阻抗。

結(jié)論

降低熱環(huán)路的寄生參數(shù)有助于提高電源效率、降低電壓振鈴并降低 EMI。為了限度地減少 PCB 寄生參數(shù)，研究并比較了具有不同去耦電容器位置、MOSFET 尺寸和位置以及通孔放置的熱環(huán)路布局設(shè)計(jì)。更短的熱回路路徑、更小尺寸的 MOSFET、對(duì)稱的 90? 形狀和 180? 形狀 MOSFET 放置以及靠近關(guān)鍵組件的過(guò)孔有助于實(shí)現(xiàn)的熱回路 PCB ESR 和 ESL。