USB硬件設計和熱拔插原理
出處:維庫電子市場網(wǎng) 發(fā)布于:2022-11-11 16:43:46
對于四線制的USB,即USB1.0、USB1.1和USB2.0,USB硬件接口有4根接線,如下圖。
在USB host 端, D+,D- 各接一個15kohm 的下拉電阻,
而在USB device端,這時就有高速低速設備的區(qū)別了。usb1.0, 1.1,2.0協(xié)議中都有定義高低速設備以滿足不同情況的需求,這些在硬件上的區(qū)別就是:高速設備:d+ 接一個1.5kohm的上拉電阻,d-不接;低速設備則相反。
低速USB設備硬件設計原理
低速設備端在D-上集成1.5K上拉電阻。
全速、高速設備端在D+上集成1.5K上拉電阻。
主機通過設備在D+或者D-上的1.5K上拉電阻來檢測設備的連接和斷開時間,并由此判別設備的速度。主機先把高速設備檢測為全速設備,然后通過“Chirp序列”的總線握手機制來識別高速和全速設備。
當主機檢測到某一個數(shù)據(jù)線電平拉高保持了一段時間,就認為有設備連接上來了,主機必須在合適的時間對總線狀態(tài)進行采樣判斷設備的速度,判別具體是低速還是全速。如下圖。
低速設備連接檢測時序圖

全速設備連接檢測時序圖
沒有設備連接時或者設備斷開時,主機端D+、D-數(shù)據(jù)線上的下拉電阻起作用,使得二者都在低電平;當?shù)碗娖匠掷m(xù)一段時間就會被主機認為是斷開狀態(tài)。如下圖。
版權與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權均屬于維庫電子市場網(wǎng),轉載請必須注明維庫電子市場網(wǎng),http://www.udpf.com.cn,違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉載時,必須保留本網(wǎng)注明的作品出處,并自負版權等法律責任。
如涉及作品內容、版權等問題,請在作品發(fā)表之日起一周內與本網(wǎng)聯(lián)系,否則視為放棄相關權利。
- 簡述計算機總線的分類2025/9/4 17:12:23
- 深度剖析三進線兩母聯(lián)供電系統(tǒng)設計方案2025/9/3 10:37:39
- 匯流排是什么匯流排好還是線接好2025/8/28 17:13:00
- 安森美 USB - C 電池充電器解決方案2025/8/28 15:45:10
- I2C 總線加上拉電阻的必要性2025/8/25 16:42:09