RISC-V社區(qū)正在轉(zhuǎn)向一個全新的安全創(chuàng)新平臺，以期憑借出色的簡便性地減少攻擊面，同時讓設(shè)計者能夠自行評估開源架構(gòu)的安全性。RISC-V平臺及其安全協(xié)議?？芍﹂_發(fā)人員打造全新的解決方案，從而在如今互連設(shè)備激增猶如“蠻荒西部”一般的環(huán)境中抵御像Meltdown（熔毀）和Spectre（幽靈）這類難以規(guī)避的漏洞。

　　在2018年6月舉辦的第45屆計算機架構(gòu)國際研討會上，計算機先驅(qū)David Patterson和John Hennessy在他們的圖靈講座中介紹了“計算機架構(gòu)的新黃金時代”。他們描述的黃金時代包含以下四個要素：

　　·  域特定的軟硬件協(xié)同設(shè)計

　　·  開放指令集

　　·  敏捷的芯片設(shè)計

　　·  增強型安全性

　　RISC-V（讀作“risk-5”）采用極具吸引力的開源指令集架構(gòu)，可推動域特定的架構(gòu)實現(xiàn)快速發(fā)展并提高該領(lǐng)域的投入，同時，它也成為了處理器安全性的重心。

　　這里介紹一些背景信息，自2014年12月起，Microchip的現(xiàn)場可編程門陣列（FPGA）業(yè)務(wù)部門一直致力于推廣RISC-V。我們對RISC-V及其潛在能力的關(guān)注涉及多個層面，包括自由創(chuàng)新、掌控旗下處理器產(chǎn)品的未來發(fā)展以及降低成本。 這些層面屬于內(nèi)在因素，能夠幫助我們凸顯差異化，從而在市場競爭中脫穎而出。對我們而言，RISC-V還意味著一個全面把握處理器安全性的代際機遇。全面把握處理器安全性是一個協(xié)作性的外在層面，能夠讓安全有機會開展合作，攜手攻克大家共同面臨的計算機安全問題。

　　我們在全面把握FPGA安全性的過程中能夠獲得豐富的經(jīng)驗，這有助于我們深入了解計算中存在的硬件安全威脅，同時應(yīng)對業(yè)界在尋求這些威脅的解決方案過程中所面臨的挑戰(zhàn)。我們早在2008年就開始深入研究FPGA安全性，然后在2012年推出首款采用集成處理器子系統(tǒng)的FPGA并開始實現(xiàn)盈利。當時，為了讓客戶能夠構(gòu)建安全應(yīng)用，我們需要創(chuàng)建一種從基礎(chǔ)安全硬件開始的分層方法。這樣，我們便可構(gòu)建一個可實現(xiàn)設(shè)計安全或IP保護的層，隨后客戶可以依托該層建立應(yīng)用層。在這一過程中，我們發(fā)現(xiàn)了邊信道攻擊的問題，例如可以輕松提取密鑰的差分功耗分析（DPA）。我們因此成為了惟一部署由CRI（已被Rambus收購）提供的DPA對策的FPGA供應(yīng)商。

　　之后，我們將在FPGA安全性方面的經(jīng)驗應(yīng)用到了處理器安全狀態(tài)上。結(jié)果發(fā)現(xiàn)，在幾十年前處理器安全性尚未引起市場關(guān)注之時，處理器的基礎(chǔ)硬件層就已經(jīng)建立。當時的指令集架構(gòu)（ISA）通過對脆弱的系統(tǒng)進行不完善的修補來應(yīng)對安全計算不斷增長的需求。我們當然也敏銳地意識到邊信道的問題，尤其是微架構(gòu)邊信道問題，因為通過這些邊信道，可以利用編程人員已屏蔽的處理器實現(xiàn)功能來泄漏信息。隨著Spectre和Meltdown漏洞的公布，整個計算行業(yè)開始意識到微架構(gòu)邊信道問題帶來的威脅，因此亟需重建計算機架構(gòu)的硬件基礎(chǔ)。

　　正如我所指出的那樣，我們立即發(fā)現(xiàn)了RISC-V作為重建計算硬件基礎(chǔ)平臺的潛力，而發(fā)現(xiàn)者并非只有我們。在早的一場RISC-V專題研討會上，LowRISC和Shakti處理器項目組發(fā)表了以安全性為主要內(nèi)容的演講，自此之后，安全性一直是RISC-V的重要主題。這兩個示例重點說明了RISC-V支持的協(xié)作范圍。Shakti處理器項目由印度政府提供資助，對一些國家/地區(qū)而言，這是使用RISC-V贏得某種技術(shù)獨立的良機，而LowRISC則由快速發(fā)展的開源硬件運動提供支持。RISC-V行業(yè)的活動在不斷增加，安全相關(guān)的內(nèi)容也隨之快速增長，在2018年12月的首屆RISC-V峰會中，55場會議中有13場涉及到安全性。