xilinx推出容量FPGA— Virtex UltraScale+器件
出處:電子發(fā)燒友 發(fā)布于:2019-08-26 14:47:38
VU19P 樹立了 FPGA 行業(yè)的新標(biāo)桿,其擁有 900 萬個系統(tǒng)邏輯單元、每秒高達 1.5 Terabit 的DDR4存儲器帶寬、每秒高達 4.5 Terabit 的收發(fā)器帶寬和超過 2,000 個用戶 I/O。它為創(chuàng)建當(dāng)今復(fù)雜 SoC 的原型與仿真提供了可能,同時它也可以支持各種復(fù)雜的新興算法,如用于人工智能 (AI)、機器學(xué)習(xí) (ML)、視頻處理和傳感器融合等領(lǐng)域的算法。相比上一代業(yè)界容量的FPGA (20 nm 的 UltraScale 440 FPGA) ,VU19P 將容量擴大了 1.6 倍。
賽靈思產(chǎn)品線市場營銷與管理總監(jiān) Sumit Shah 表示:“VU19P 不僅能幫助開發(fā)者加速硬件驗證,還能助其在 ASIC 或 SoC 可用之前就能提前進行軟件集成。VU 19P是賽靈思刷新世界記錄的第三代 FPGA。代是 Virtex-7 2000T,第二代是 Virtex UltraScale VU440,現(xiàn)在是第三代 Virtex UltraScale+ VU19P。VU19P所帶來的不僅僅是的芯片技術(shù),同時我們還為之提供了可靠且業(yè)經(jīng)驗證的工具流和 IP支持?!?br /> 通過一系列調(diào)試工具、可視化工具和 IP 支持,VU19P 為客戶快速設(shè)計和驗證新一代應(yīng)用與技術(shù)提供了一個全面的開發(fā)平臺。軟硬件協(xié)同驗證支持開發(fā)者在取得實體器件之前就能提前著手啟動軟件與定制功能的實現(xiàn)。此外,通過使用賽靈思 Vivado? 設(shè)計套件,可以協(xié)同優(yōu)化設(shè)計流程,從而降低成本、減輕流片風(fēng)險、提高效率并加速產(chǎn)品上市進程。
ARM 設(shè)計服務(wù)總監(jiān) Tran Nguyen 表示:“ARM 依靠賽靈思器件作為驗證我們新一代處理器 IP 和 SoC 技術(shù)的工藝。全新推出的 VU19P 將支持Arm及 我們生態(tài)系統(tǒng)中的眾多其他合作伙伴,加速實現(xiàn)設(shè)計、開發(fā)和驗證我們宏偉的技術(shù)路線圖?!?
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.udpf.com.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 電表互感器匝數(shù)倍率怎么看?2025/9/5 17:05:11
- 顏色傳感器原理及實際應(yīng)用案例2025/9/5 16:09:23
- 調(diào)諧器和調(diào)制器的區(qū)別2025/9/4 17:25:45
- 有載變壓器和無載變壓器的區(qū)別有哪些2025/9/4 17:13:35
- 什么是晶體諧振器?晶體諧振器的作用2025/9/4 16:57:42