Altera公司今年早些時候宣布了早期客戶基準測試結(jié)果獲得成功，在此基礎(chǔ)上，今天發(fā)布面向Stratix 10 FPGA和SoC的早期試用設(shè)計軟件，這是業(yè)界款針對14-nm FPGA的設(shè)計軟件?？蛻衄F(xiàn)在可以啟動自己的Stratix 10 FPGA設(shè)計，采用Stratix 10 HyperFlex體系結(jié)構(gòu)和Intel 14 nm三柵極工藝，率先體驗內(nèi)核性能兩倍的提高。在這一設(shè)計軟件中，Altera引入了Hyper-Aware設(shè)計流程，包括創(chuàng)新的快速前向編譯功能，支持客戶快速研究設(shè)計性能，實現(xiàn)性能突破。

    隨著Stratix 10 FPGA在內(nèi)核性能上的大幅度突破，用戶現(xiàn)在可以利用創(chuàng)新的HyperFlex體系結(jié)構(gòu)，進一步提高設(shè)計性能，獲得前一代FPGA體系結(jié)構(gòu)無法實現(xiàn)的性能突破。開發(fā)的快速前向編譯功能將客戶設(shè)計性能提高了兩倍，針對性能瓶頸，逐步提供詳細的改進建議，從而幫助用戶快速進行改進。用戶可以采用快速前向編譯功能所提供的建議，估算出設(shè)計的Fmax (工作頻率)。采用這一創(chuàng)新的設(shè)計流程，快速前向編譯功能更有利于客戶提高Stratix 10 FPGA設(shè)計總體性能，快速實現(xiàn)時序收斂。

    以前，為實現(xiàn)性能目標(biāo)，用戶通常需要多次進行耗時的設(shè)計迭代，包括嘗試各種設(shè)計優(yōu)化，重新運行所有的FPGA編譯，確定設(shè)計修改是否有效。而采用快速前向編譯功能，用戶能夠獲得詳細的設(shè)計優(yōu)化指南，估算出設(shè)計Fmax，以充分發(fā)揮HyperFlex體系結(jié)構(gòu)的優(yōu)勢。由此，客戶會更好的確定在哪方面加大投入開發(fā)才能有效的突破性能，從而提高設(shè)計性能和吞吐量。結(jié)果，Stratix 10 FPGA客戶以更少的設(shè)計迭代次數(shù)實現(xiàn)了性能目標(biāo)，很容易將內(nèi)核性能提高兩倍。

    Stratix 10 FPGA和SoC簡介

    Stratix 10 FPGA和SoC設(shè)計支持的高性能應(yīng)用，包括，通信、軍事、廣播以及計算機和存儲市場等領(lǐng)域，同時降低了系統(tǒng)功耗。Stratix 10 FPGA和SoC采用HyperFlex體系結(jié)構(gòu)和Intel 14 nm三柵極工藝，內(nèi)核性能比前一代高性能可編程器件平均提高了兩倍。HyperFlex是Altera為Stratix 10器件提供的下一代內(nèi)核架構(gòu)——是FPGA業(yè)界過去十年中顯著的體系結(jié)構(gòu)創(chuàng)新，支持傳統(tǒng)FPGA體系結(jié)構(gòu)無法實現(xiàn)的應(yīng)用。對于功耗預(yù)算非常嚴格的高性能系統(tǒng)，與Stratix V FPGA相比，Stratix 10器件幫助客戶將功耗降低了70%。Stratix 10 FPGA和SoC實現(xiàn)了業(yè)界水平的集成度，包括：

＊密度的單片器件，有四百多萬個邏輯單元

＊單、硬核浮點DSP性能優(yōu)于10 TeraFLOP

＊串行收發(fā)器帶寬比前一代FPGA高4倍，包括了28-Gbps背板收發(fā)器，以及56-Gbps收發(fā)器通路

＊高性能、四核64位ARM Cortex-A53處理器系統(tǒng)

＊多管芯解決方案，在一個封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件