摘要：以TI公司生產(chǎn)的集成運(yùn)放THS4271為基礎(chǔ)搭建實(shí)驗(yàn)測(cè)試電路，在定義的條件下實(shí)驗(yàn)，分別測(cè)量了運(yùn)放的輸入失調(diào)電壓UIO,輸入失調(diào)電流IIO,共模抑制比CMRR,開(kāi)環(huán)差模放大倍數(shù)AUd等主要參數(shù)。同時(shí)對(duì)測(cè)量的數(shù)據(jù)對(duì)應(yīng)的相應(yīng)的參數(shù)進(jìn)行了簡(jiǎn)單分析?；赥HS4271的單位增益穩(wěn)定，低失真，高壓擺率等特性，舉出幾個(gè)應(yīng)用實(shí)例，來(lái)說(shuō)明其在某些工程領(lǐng)域有一定的應(yīng)用價(jià)值，供今后的使用者參考。

　　雖然經(jīng)過(guò)多年的發(fā)展，在現(xiàn)代集成電路與系統(tǒng)芯片（Systemon Chip,SoC）中，集成電路運(yùn)算放大器的應(yīng)用依然非常廣泛，并往往由應(yīng)用需要對(duì)其性能提出苛刻的要求。因此圍繞高性能集成電路運(yùn)算放大器的研究經(jīng)久不衰。文中結(jié)合實(shí)際項(xiàng)目的需要，對(duì)THS4271集成運(yùn)放的主要參數(shù)進(jìn)行了測(cè)試，并對(duì)結(jié)果和其應(yīng)用進(jìn)行了討論，利于今后實(shí)驗(yàn)的開(kāi)展，同時(shí)為器件的使用者提供參考。

　　1 芯片介紹

　　THS4271是TI公司生產(chǎn)的低噪聲，高壓擺率，單位增益穩(wěn)定電壓反饋放大器，其設(shè)計(jì)正常工作電壓范圍是5~15 V.兼有低噪聲，高壓擺率，寬帶寬，低失真以及單位增益穩(wěn)定的特性，使得THS4271具有高性能的表現(xiàn)。此放大器的使用者可以在一個(gè)較寬的頻帶上獲得實(shí)驗(yàn)所需的較高的動(dòng)態(tài)范圍，而不必為放大器在失償期間的穩(wěn)定性擔(dān)憂。該系列的放大器的封裝形式有SOIC,帶有PowerPAD的MSOP,以及帶PowerPAD無(wú)引線的MSOP.THS4271典型特征參數(shù)如表1所示。

表1 THS4271典型特征參數(shù)

　　THS4271原件形狀，引腳分布及各引腳功能如圖1所示。（其中NC代表懸空）

圖1 THS4271引腳分布及各引腳功能

　　2 實(shí)驗(yàn)原理

　　2.1 輸入失調(diào)電壓

　　理想運(yùn)算放大器（簡(jiǎn)稱運(yùn)放）的輸入信號(hào)為零時(shí)，其輸出直流信號(hào)也應(yīng)該為零。但實(shí)際上如果沒(méi)有外界的調(diào)零措施，由于運(yùn)放內(nèi)部參數(shù)不完全對(duì)稱，輸出電壓往往不為零。這種輸入為零時(shí)輸出不為零的現(xiàn)象稱為集成運(yùn)放的失調(diào)。

　　在室溫和標(biāo)準(zhǔn)電源電壓下，為了使輸出端的直流電壓為零，必須先在輸入端加一個(gè)直流電壓作為補(bǔ)償電壓，以抵消偏離零點(diǎn)的輸出電壓，而這個(gè)加在輸入端的電壓即被稱為輸入失調(diào)電壓UIO.顯然，UIO數(shù)值越小，說(shuō)明運(yùn)放的參數(shù)對(duì)稱性越好。

　　2.2 輸入失調(diào)電流

　　運(yùn)放的偏置電流是指運(yùn)放輸入級(jí)差分對(duì)管的基極電流IB1和IB2,由于晶體管參數(shù)的分散性，IB1≠I(mǎi)B2.當(dāng)輸入信號(hào)為零時(shí)，運(yùn)放的兩個(gè)輸入端的基極偏置電流之差稱為輸入失調(diào)電流，IIO,即IIO=|IB1-IB2|.顯然，IIO的存在將使輸出端零點(diǎn)偏移，信號(hào)源阻抗越高，失調(diào)電流影響越嚴(yán)重。

　　2.3 共模抑制比

　　共模抑制比是用來(lái)表征運(yùn)放對(duì)共模信號(hào)抑制能力大小的參數(shù)。定義為運(yùn)放的差模電壓放大倍數(shù)Ad與共模電壓放大倍數(shù)Ac之比：CMRR=Ad /Ac;用分貝表示：CMRR=20lg（Ad/Ac）dB.共模抑制比在應(yīng)用中是一個(gè)很重要的參數(shù)，理想運(yùn)放對(duì)輸入的共模信號(hào)輸出為零，但在實(shí)際的集成運(yùn)放中，其輸出不可能沒(méi)有共模信號(hào)的成分，輸出端共模信號(hào)越小，說(shuō)明電路對(duì)稱性越好，運(yùn)放對(duì)共模干擾信號(hào)的抑制能力越強(qiáng)，即CMRR越大。

　　2.4 開(kāi)環(huán)差模放大倍數(shù)

　　集成運(yùn)放在沒(méi)有外部反饋時(shí)的直流差模放大倍數(shù)稱為開(kāi)環(huán)差模電壓放大倍數(shù)，用Aud表示。定義為開(kāi)環(huán)輸出電壓幅值UO與兩個(gè)差分輸入端之間所加信號(hào)電壓幅值Uid之比：AUd=UO/Uid.

　　3 測(cè)試電路，數(shù)據(jù)及分析

　　3.1 輸入失調(diào)電壓測(cè)量

　　失調(diào)電壓測(cè)試電路原理圖如圖2所示。閉合開(kāi)關(guān)S1及S2（實(shí)驗(yàn)時(shí)用導(dǎo)線代替），使電阻Ra短接，測(cè)量此時(shí)的輸出電壓UO即為輸出失調(diào)電壓，換算到輸入端，可得輸入失調(diào)電壓UIO=R1·UO/（R1+Rf），經(jīng)實(shí)驗(yàn)測(cè)量UO=385 mV,帶入上式可得UIO=3.85mV。

圖2 輸入失調(diào)電壓（電流）測(cè)試電路

　　3.2 輸入失調(diào)電流測(cè)量

　　輸入失調(diào)電流IIO的大小反映了運(yùn)放內(nèi)部差動(dòng)輸入級(jí)兩個(gè)晶體管β的適配度，由于IB1和IB2本身的數(shù)值很小（大約在微安級(jí)別），因此他們的差值通常不是直接測(cè)量的，測(cè)試電路原理如圖2所示。

　　IIO的測(cè)量分兩步：

　　1）閉合開(kāi)關(guān)S1和S2,在低輸入電阻下，測(cè)出輸出電壓為UO1,其中UO1=（R1+Rf）·UIO/R1,如前所述，這就是由輸入失調(diào)電壓UIO引起的輸出電壓。

　　2）斷開(kāi)S1和S2,兩個(gè)輸入電阻RB接入電路，測(cè)得此時(shí)的輸出電壓為UO2.由于RB阻值較大，流經(jīng)它們的輸入電流IB1、IB2的差異將變成輸入電壓的差異，即IIO·RB=|IB1-IB2|·RB,考慮同時(shí)存在的輸入失調(diào)電壓的影響，可得UO2=（UIO+IIO·RB）·（R1+RF）/R2.

　　綜上所述，將兩次測(cè)得的數(shù)據(jù)UO1=0.392 V和UO2=0.693 V代入IIO=（UO2-UO1）·R1/RB（R1+Rf），即可得到電路的輸入失調(diào)電流IIO=11 1.16 nA.

　　3.3 共模抑制比測(cè)量

　　共模抑制比測(cè)量電路如圖3所示。集成運(yùn)放在閉環(huán)狀態(tài)下的差模電壓放大倍數(shù)為Ad=Rf/R1,當(dāng)接入共模輸入信號(hào)幅值為UiC時(shí)，測(cè)得輸出幅值為UOC,則共模電壓放大倍數(shù)為Ac=UOC/UIC,得到共模抑制比CMRR=Ad/AC=Rf·UIC/（R1·UOC）。實(shí)驗(yàn)測(cè)得，Ac=2.4,則CMRR=32.4 dB.

圖3 共模抑制比測(cè)量電路

　　3.4 開(kāi)環(huán)差模放大倍數(shù)

　　由于集成運(yùn)放的開(kāi)環(huán)電壓放大倍數(shù)很高，難以直接進(jìn)行測(cè)量，一般采用閉環(huán)電路。Aud的測(cè)試方法很多，現(xiàn)采用交，直流同時(shí)閉環(huán)的測(cè)試方法，如圖4所示。被測(cè)運(yùn)放一方面通過(guò)Rf,R1,R2完成直流閉環(huán)，以抑制輸出電壓漂移，另一方面通過(guò)Rf和Rs實(shí)現(xiàn)交流閉環(huán)，外加信號(hào)Us經(jīng)R1、R2分壓，使Ui足夠小，以保證運(yùn)放工作在線性區(qū)，同相輸入端電阻R3應(yīng)與反相輸入端電阻R2相匹配，以減小輸入偏置電流的影響，電容C為隔直電容。被測(cè)運(yùn)放的放大倍數(shù)Aud=UO/Ui=（1+R1+R2）*UO/Ui,經(jīng)實(shí)驗(yàn)測(cè)試，Aud=50.81dB.

圖4 開(kāi)環(huán)差模放大倍數(shù)測(cè)試電路

　　3.5 測(cè)試時(shí)需要考慮的問(wèn)題

　　3.5.1 輸入信號(hào)選擇

　　交直流均可，但要注意所選信號(hào)頻率和幅度，同時(shí)考慮運(yùn)放的頻率響應(yīng)特性和輸出幅度的限制。運(yùn)放工作在非線性區(qū)，輸入頻率過(guò)高，幅度過(guò)大等都會(huì)導(dǎo)致測(cè)量結(jié)果的偏差。

　　3.5.2 調(diào)零

　　為提高運(yùn)算，在運(yùn)算前，應(yīng)首先對(duì)直流輸出電位進(jìn)行調(diào)零，即保證輸入為零時(shí)，輸出也為零。因THS4271沒(méi)有調(diào)零端子，實(shí)驗(yàn)時(shí)如果需要調(diào)零可采取如圖5中的（a），（b）兩種方式進(jìn)行，只需按組件要求接入調(diào)零電位器RP,細(xì)心調(diào)節(jié)RP,使UO為零，即可實(shí)現(xiàn)調(diào)零。輸入端失調(diào)值為零，也會(huì)減小對(duì)測(cè)量數(shù)據(jù)的影響。

圖5 電路圖

　　3.5.3 消振

　　集成運(yùn)放自激時(shí)，表現(xiàn)為輸入為零，也會(huì)有輸出，使運(yùn)放的各種運(yùn)算功能無(wú)法實(shí)現(xiàn)，嚴(yán)重時(shí)還會(huì)損壞器件。消振方法：可以通過(guò)外接RC補(bǔ)償電路；合理布局電路走線和元器件位置以減少分布電容；在電源線和地之間接入適合的電容減小電源引線的影響。

　　4 THS4271的應(yīng)用實(shí)例

　　4.1 輸出緩沖器

　　THS4271可以作為數(shù)模轉(zhuǎn)換器DAC5675輸出端的緩沖器。圖6給出了THS4271配置成差分放大電路，可以實(shí)現(xiàn)數(shù)模轉(zhuǎn)換器5675由差分雙端輸入到單端輸出的轉(zhuǎn)換過(guò)程。

圖6 輸出緩沖器

　　4.2 有源濾波

　　由于THS4271具有高壓擺率，寬帶寬特性以及電壓反饋的結(jié)構(gòu)，可以用它來(lái)實(shí)現(xiàn)高頻有源濾波器。各階的濾波器，不論低通，高通，帶通，帶阻在配置好相應(yīng)的輔助元件后，都可以實(shí)現(xiàn)。圖7給出了一個(gè)簡(jiǎn)單的兩極點(diǎn)低通濾波器，極點(diǎn)位置在100MHz.

圖7 有源濾波

　　4.3 無(wú)線通信接收機(jī)

　　同時(shí)使用一對(duì)THS4271構(gòu)成電路，可以實(shí)現(xiàn)高速，低失真，低噪聲的差分接收電路。兩個(gè)放大器同時(shí)工作在同相模式下，電路從負(fù)載到源端呈現(xiàn)高阻抗。此電路可以通過(guò)控制終端阻抗按照實(shí)際需要，實(shí)現(xiàn)源端和負(fù)載端阻抗的匹配。

圖8 無(wú)線通信接收機(jī)

　　5 結(jié)束語(yǔ)

　　文中通過(guò)實(shí)驗(yàn)對(duì)THS4271運(yùn)放的主要參數(shù)：輸入失調(diào)電壓和電流，共模抑制比，開(kāi)環(huán)差模放大倍數(shù)進(jìn)行了測(cè)量，并對(duì)可能產(chǎn)生誤差的原因及需要考慮的問(wèn)題進(jìn)行了討論。通過(guò)實(shí)例介紹可以看出，用THS4271可以搭建多種實(shí)用電路，如輸出緩沖器，差分接收電路，有源濾波器，高速儀表放大器，差分混頻器驅(qū)動(dòng)電路，線性低噪聲高增益模數(shù)轉(zhuǎn)換器前置放大實(shí)現(xiàn)不同的功能，同時(shí)說(shuō)明THS4271在不同電路的實(shí)現(xiàn)上有很高的靈活性。綜上介紹使用器件者能對(duì)元件有初步認(rèn)識(shí)和了解，對(duì)今后開(kāi)展與之有關(guān)的學(xué)習(xí)和研究有一定的參考價(jià)值。