摘要：本文基于OrCAD/Pspice電子線路計算機輔助分析設計軟件以實現(xiàn)高頻電子線路的綜合電路分析仿真為目的，針對回路使用的信號頻率比較高，電路實現(xiàn)的功能多、結構復雜，造成OrCAD設計軟件在仿真過程時運算量大，電路調(diào)試過程變得復雜、電路的元器件參量優(yōu)化難度大，通過采用復雜電路的仿真調(diào)試關聯(lián)優(yōu)化的方法對變?nèi)荻O管調(diào)頻與功率放大及發(fā)射電路的仿真過程進行分析，仿真效果表明，采用關聯(lián)優(yōu)化方法能有效提高優(yōu)化設計效率。

　　OrCAD/Pspice是個通用的電子線路計算機輔助分析設計軟件，是電路計算機仿真程序中極為的一款軟件。具備強大的電路設計與仿真能力，能夠方便地實現(xiàn)電子線路的直流分析、交流分析、瞬態(tài)分析、噪聲分析、靈敏度分析、傅里葉分析、諧波失真分析以及在不同溫度下的電路性能分析，完成電子線路的元器件參量優(yōu)化。提供了豐富的電子元器件模型，能實現(xiàn)各電路參量的測試、分折功能及器件庫的構建功能。隨著OrCAD/Pspice快速發(fā)展，實現(xiàn)各種功能時操作變得越為簡化，受編程過程限制越少，且對電路的計算和仿真越為準確。在掌握電路原理的基礎上，能方便地利用電子輔助仿真設計軟件Pspice完成所需電路的設計分析和器件特性分析。筆者將對可變電容調(diào)頻與功率放大及發(fā)射電路的仿真過程進行分析探討。

　　1 OrCAD/Pspice在高頻電子線路仿真中的優(yōu)勢作用

　　高頻電子線路中的振蕩電路、調(diào)幅電路、混頻電路、調(diào)頻電路、解調(diào)電路在生活中應用非常廣泛，在設計和生產(chǎn)中，利用OrCAD/Pspi ce來輔助分析所需高頻電路的各項功能和特性指標，能方便實現(xiàn)高頻電子線路各種設計需要。而且應用OrCAD/layout phus能快速完成滿足線路性能要求的實際印制電路板的設計。為重要的是OrCAD/Pspice軟件計算準確，使設計仿真的指標更符合電路的實際效果。高頻電子線路設計的復雜性，OrCAD電路軟件的高效性，使得OrCAD/Pspice進行高頻電子線路設計、仿真、分斬、制造時，更充分體現(xiàn)了OrCAD輔助設計技術的優(yōu)點：縮短了設計周期，提高了設計制造項目的整體效率，節(jié)約了設計成本；利用OrCAD中的靈敏度分析、容差分析、噪聲分析、壞情況分析、優(yōu)化參量分析功能，使得質(zhì)量得到提高和保證；OrCAD大量的單元設計和豐富的元器件模型及易于調(diào)整的模型參數(shù)，為復雜的設計分析提供了便利。雖然，OrCAD提供了高效平臺，但對設計分析高頻綜合電路時，還得學習掌握OrCAD分析、調(diào)試、優(yōu)化電路的方法，才能讓OrCAD效能得以更好的體現(xiàn)。如在OrCAD/Pspice電子線路計算機輔助分析設計軟件在進行高頻電子線路的綜合電路分析仿真時，因回路信號頻率高，電路復雜，造成仿真運算量大，仿真調(diào)試過程復雜、優(yōu)化參量難度大，若非有意識地提高設計效率，很多設計者會浪費大量的精力在調(diào)試和參量優(yōu)化過程中。

　　2 仿真電子原理圖

　　如圖1所示為實用變?nèi)荻O管謂頻、功率放大及發(fā)射電路，左端IN接口為調(diào)制信號輸入。右端OUT天線為調(diào)頻信號經(jīng)功率放大后發(fā)射輸出，電路中三極管Q1與電容C1、C2、C3、C4、電感L1及變?nèi)荻O管D10組成載波信號的形成和調(diào)制信號的調(diào)頻工作級，調(diào)頻好的信號經(jīng)電容C12耦合輸入到三極管Q2和電容C11、變壓器TX1組成的小信號諧振放大級，該級放大電路工作在甲類放大狀態(tài)，調(diào)頻信號經(jīng)Q2級諧振放大后輸入功率放大Q3級，Q3級作為功率輸出級要求兼顧高功率和高效率輸出，所以在丙類放大，且要求工作在臨界弱過壓狀態(tài)。終經(jīng)過合理放大后從OUT發(fā)射出去。

圖1 變?nèi)荻O管調(diào)頻、功率放大及發(fā)射電路

　　要理想地完成變?nèi)荻O管調(diào)頻、功率放大及發(fā)射綜合電路設計要求，設計要需要認真分析各級功能電路的性能指標，合理計算好各元器件的參數(shù)，否則，將很難調(diào)試成功。即使初步設置好了各參數(shù)，若在綜合電路里調(diào)試分析，也將因回路信號頻率高，電路復雜，造成仿真運算量大，優(yōu)化參量難度大。很多設計者在調(diào)試時，因為OrCAD提供的Probe模塊能方便判斷測量點的信號波形是否失真，判斷出某測量點波形失真時，就重復地優(yōu)化各元器件參數(shù)，沒考慮到綜合電路中的調(diào)試是極為耗時的，更為重要的一點，綜合電路中某一測量點性能的不達標，還因電路前后級聯(lián)接而造成電路相互的影響。就如圖1變?nèi)荻O管調(diào)頻、功率放大及發(fā)射電路，中間經(jīng)常會加入一緩沖隔離級，一般采用非諧振的普通甲類放大級，目的是將振蕩級與功放級隔離，以減少功放級對振蕩級的穩(wěn)定性的影響。因為電路中前后級的互相影響存在，且各級小失真的迭加，造成即使易判斷出某點波形失真，仍優(yōu)化困難。為了提高設計效率，就應該從每一功能分立級電路獨立設計做起，再級關聯(lián)優(yōu)化，畢竟高頻電路比低頻電路運算量是成高量級變化的，且高頻中要充分考慮元器件和接線分布阻抗的。

　　3 關鍵功能電路仿真分析

　　圖1變?nèi)荻O管調(diào)頻、功率放大及發(fā)射電路設計中，設計者應先完成Q1振蕩級設計，再加入變?nèi)荻O管和調(diào)制信號的設計，否則未產(chǎn)生振蕩時，不能判斷是振蕩級設計未好，還是變?nèi)荻O管參數(shù)未確定好，變?nèi)荻O管有一系列關鍵參數(shù)，都需計算設置的。攝蕩級在調(diào)頻電路中不采用穩(wěn)定性低的普通電容三點式振蕩電路和克拉潑振蕩電路，而是采用穩(wěn)定性高的西勒振蕩電路，如圖2所示。

圖2 西勒振蕩電路

　　在西勒振蕩電路中，改變與電感L1上相并的C4容量值，回路的振蕩頻率就可調(diào)整，而C3用數(shù)值固定的電容，當C1》C3,C2》C3時，振蕩頻率近似為

　　當選取C3為40 pF,C4為40 pF,其他元器件按設計要求設置時，振蕩器仿真波形如圖3所示，仿真產(chǎn)生的振蕩信號頻率與計算設計的頻率差不多相等，都約為4MHz.

圖3  產(chǎn)生的振蕩波形圖

　　對于Q3級功率放大級，如圖4所示，則要求放大器輸出功率大，效率要高，即諧振功率放大器一般工作在臨界狀態(tài)，因為臨界狀態(tài)的諧振功率放大器輸出功率，效率也高，能符合設計要求，而過壓狀態(tài)具有較高的效率，所以工作點可以靠近過壓狀態(tài)，比靠近欠壓狀態(tài)好。設計時，應先獨立進行Q3級功率放大電路工作狀態(tài)的調(diào)節(jié)，否則，會因為判斷工作狀態(tài)電流波形受前后級電路影響因素多，而難于優(yōu)化參量。圖5為設置好負載值，Vct及Vbb參量后，仿真得到弱過壓的臨界狀態(tài)（如圖5所示的上部分波形）和強過壓狀態(tài)（如圖5所示的下部分波形）時通過發(fā)射極的電流Ie波形，從該波形圖可以判斷調(diào)節(jié)好功率放大級的工作狀態(tài)。

圖4 功率放大電路

圖5 電流Ie波形圖

　　在每個獨立功能電路設計分析成功的基礎上，前級開始逐步往下關聯(lián)起來調(diào)試分析，考慮相關級的影響，從而完成整個綜合電路的設計要求，這將很大程度上提高電路參數(shù)優(yōu)化效率。

　　4 結束語

　　通過OrCAD/Pspice設計高頻電子線路一綜合電路圖--變?nèi)荻O管調(diào)頻、功率放大及發(fā)射電路的仿真過程分析，設計者在高頻綜合電路的調(diào)試優(yōu)化時，應充分考慮前后級電路間的相互影響和仿真過程運算量的影響，采用關聯(lián)優(yōu)化方法能高效實現(xiàn)高頻電子線路的優(yōu)化設計。

參考文獻:

[1]. D10 datasheet http://www.udpf.com.cn/datasheet/D10_1092217.html.