在電子技術實驗教學中，構建學生的電路設計理念，提高學生的電路設計能力，是教學的根本目的和內(nèi)容。數(shù)字鐘電路的設計和仿真，涉及模擬電子技術、數(shù)字電子技術等多方面知識，能夠體現(xiàn)實驗者的理論功底和設計水平，是電子設計和仿真教學的典型。文中采用了555 定時器電路、計數(shù)電路、譯碼電路、顯示電路和時鐘校正電路，來實現(xiàn)該電路。

　　1 系統(tǒng)設計方案

　　數(shù)字鐘由振蕩器、分頻器、計時電路、譯碼顯示電路等組成[1-3].振蕩器是數(shù)字鐘的，提供一定頻率的方波信號；分頻器的作用是進行頻率變換，產(chǎn)生頻率為1 Hz 的秒信號，作為是整個系統(tǒng)的時基信號； 計時電路是將時基信號進行計數(shù)；譯碼顯示電路的作用是顯示時、分、秒時間；校正電路用來對時、分進行校對調(diào)整。其總體結構圖，如圖1 所示。

　　2 子系統(tǒng)的實現(xiàn)

　　2.1 振蕩器

　　本系統(tǒng)的振蕩器采用由555 定時器與RC 組成的多諧振蕩器來實現(xiàn)， 如圖2 所示即為產(chǎn)生1 kHz 時鐘信號的電路圖。此多諧振蕩器雖然產(chǎn)生的脈沖誤差較大，但設計方案快捷、易于實現(xiàn)、受電源電壓和溫度變化的影響很小[4].

　　2.2 分頻器

　　由于振蕩器產(chǎn)生的頻率高， 要得到標準的秒信號，就需要對所得到的信號進行分頻。在此電路中，分頻器的功能主要有兩個：1） 產(chǎn)生標準脈沖信號；2） 提供電路工作需要的信號，比如擴展電路需要的信號。通常實現(xiàn)分頻器的電路是計數(shù)器電路，選擇74LS160 十進制計數(shù)器來完成上述功能[5].如圖3 所示，555 定時器產(chǎn)生1 kHz 的信號，經(jīng)過3 次1/10 分頻后得到1 Hz 的脈沖信號， 為秒個位提供標準秒脈沖信號。

　　2.3 時間計數(shù)器

　　計數(shù)器是一種計算輸入脈沖的時序邏輯網(wǎng)絡，被計數(shù)的輸入信號就是時序網(wǎng)絡的時鐘脈沖，它不僅可以計數(shù)而且還可以用來完成其它特定的邏輯功能，如測量、定時控制、數(shù)字運算等等。

　　本部分的設計仍采用74LS160 作為時間計數(shù)器來實現(xiàn)時間計數(shù)單元的計數(shù)功能。時間計數(shù)器由秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器、時個位和時十位計數(shù)器構成。數(shù)字鐘的計數(shù)電路的設計可以用反饋清零法，當計數(shù)器正常計數(shù)時反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數(shù)電路清零，實現(xiàn)相應模的循環(huán)計數(shù)。

　　2.3.1 分（秒）計數(shù)器

　　分（秒）計數(shù)器均為60 進制計數(shù)，如圖4 所示。它們的個位用十進制計數(shù)器74LS160 構成，無需進制轉換，信號輸入端CLK 與1 Hz 秒信號相連，進位輸出作為十位的計數(shù)輸入信號。十位采用反饋清零法將十進制計數(shù)器74LS160 變成六進制計數(shù)器，因為清零端為低電平有效、所以將QB、QC與非后連接到清零端， 即計數(shù)器的輸出狀態(tài)為“0110”時QB、QC 輸出高電平與非后為低電平實現(xiàn)有效清零并對下進位。兩級電路組成一位60 進制計數(shù)器，其計數(shù)規(guī)律為00→01→…→58→59→00.當秒計數(shù)滿60 后向分個位提供一個進位信號，同理當分計數(shù)滿60 后向時個位提供一個進位信號。

　　2.3.2 時計數(shù)器

　　時計數(shù)器為24 進制計數(shù)， 其計數(shù)規(guī)律是00→01→…→23→00,即當數(shù)字運行到23 時59 分59 秒時，在下一個秒脈沖的作用下，數(shù)字鐘顯示00 時00 分00 秒。計數(shù)器的計數(shù)狀態(tài)轉換表如表1 所示。

　　由表可知，計數(shù)器的狀態(tài)要發(fā)生兩次跳躍：一是計數(shù)到9,即個位計數(shù)器的狀態(tài)為1001 后，在下一計數(shù)脈沖的作用下向十位計數(shù)器進位；二是計數(shù)到23 后，在下一個計數(shù)脈沖的作用下，整個計數(shù)器歸零。

　　用兩片74LS160 可實現(xiàn)24 進制計數(shù)器的設計， 如圖5所示。把時個位的QC 與時十位的QB 與非后送入到時個位和時十位的計數(shù)清零端，當時十位計數(shù)器的狀態(tài)為“0010”時個位計數(shù)器的狀態(tài)“0100”時，時個位的QC 與時十位的QB輸出高電平，它們與非后為低電平分別對時個位和十位進行清零。

　　2.4 校時電路

　　校時是數(shù)字鐘應具備的基本功能，當數(shù)字鐘接通電源或者計時出現(xiàn)錯誤時都需要對時間進行校正。一般數(shù)字鐘都具有時、分、秒等校正功能。為使電路簡單，這里只進行分和時的校正。校正電路的要求在校正時位時不影響分和秒的正常計數(shù)，在校正分位時不影響秒和時的正常計數(shù)。校正電路的方式有快校正和慢校正兩種。由于快校正電路復雜，成本高，而慢校正更經(jīng)濟一些，所以設計采用慢校正對時鐘進行校正，如圖6 所示。慢校正是用手動產(chǎn)生單脈沖做校正脈沖。電路由74LS08 及電阻、電容、開關等組成，其中J 為校分開關，H 為校時開關。

　　2.5 顯示部分

　　顯示部分采用74LS48 來進行譯碼，用于驅(qū)動LED-7 段共陰極數(shù)碼管。由74LS48 和LED-7 段共陰極數(shù)碼管組成數(shù)碼顯示電路，如圖7 所示。

　　譯碼驅(qū)動電路是將“ 秒”、“ 分”、“ 時” 計數(shù)器輸出的8421BCD 碼進行編譯，轉換為數(shù)碼管需要的邏輯狀態(tài)，驅(qū)動LED-7 段數(shù)碼管顯示，并且為保證數(shù)碼管正常工作提供足夠的工作電流。若將秒、分、時計數(shù)器的每位輸出分別與相應七段譯碼器的輸出端連接，在脈沖的作用下，便可進行不同的數(shù)字顯示。由于使用的譯碼器74LS48 輸出端高電平有效，所以選擇共陰極的數(shù)碼管來與之搭配。

　　3 數(shù)字鐘電路仿真

　　在電子設計中，EDA 設計和仿真是一個重要的設計環(huán)節(jié)。在眾多的EDA 設計和仿真中，Multisim10 以其強大的仿真設計應用功能， 在電子電路的仿真和設計中得到了廣泛應用[6].

　　在完成總體電路設計的基礎上，用ultisim10 電子電路仿真軟件完成電路的仿真設計。首先對電路的各功能模塊進行仿真設計，并對其實現(xiàn)的功能進行調(diào)試與仿真，所有的子系統(tǒng)都能夠正常運行時，把所有功能模塊整合在一起，進行仿真和調(diào)試，終完成整體電路的仿真設計。

　　值得注意的是，在數(shù)字鐘電路設計過程中，一定要注意檢測觸發(fā)器電路時鐘的觸發(fā)模式，確定是上升沿觸發(fā)還是下降沿觸發(fā)，避免在設計過程中出現(xiàn)計數(shù)故障；在振蕩器設計的過程中，為使振蕩器產(chǎn)生、穩(wěn)定的頻率，要選擇較高的電阻器和電容器。

　　4 結束語

　　文中設計和仿真的數(shù)字鐘電路雖然只是基于實驗目的，但是如果需要走時精準的數(shù)字鐘完全可以通過改進時基信號來得到。具體方法為：用晶體振蕩器（CrystalOscillators）產(chǎn)生更加準確的時基信號，其它分頻電路、計時電路、譯碼顯示電路等只要保持不變，即可實現(xiàn)。