|
TMS320C5402||SDRAM|| |
![]() |
TMS320C5402||SDRAM|| 的PDF資料暫且沒有下載 |
其他型號 |
TMS320C5402||SDRAM||的供應(yīng)商: |
|||||
>>更多供應(yīng)商 |
利用EPLD實現(xiàn)TMS320C5402與SDRAM接口
摘 要: 介紹了基于電可擦除可編程邏輯器件 EPLD,用VHDL語言設(shè)計實現(xiàn)的TMS320C5402與
|
在多媒體應(yīng)用中,多媒體信息絕大部分是視頻數(shù)據(jù)和音頻數(shù)據(jù),而數(shù)字化的視頻數(shù)據(jù)和音頻數(shù)據(jù)的數(shù)據(jù)量是非常龐大的。為了能夠及時完整地處理前端采集的數(shù)據(jù),一般系統(tǒng)都采用高速DSP和大容量緩沖存儲器,且緩沖存儲器一般選用同步動態(tài)隨機存儲器(SDRAM)。由于DSP不能直接與SDRAM接口,而且SDRAM控制時序比較復(fù)雜,因此本文介紹如何利用電可擦除可編程邏輯器件實現(xiàn)TMS320C5402與SDRAM的接口。
|
1 SDRAM結(jié)構(gòu)和命令 SDRAM是一種具有同步接口的高速動態(tài)隨機存儲器,本文選用的是Samsung公司512K×16Bit×2組的KM416S1120D。SDRAM的同步接口和內(nèi)部流水線結(jié)構(gòu)允許存儲外部高速數(shù)據(jù),其內(nèi)部結(jié)構(gòu)框圖如圖1所示。 |
![]() |
SDRAM的所有輸入和輸出都與系統(tǒng)時鐘CLK上升沿同步,并且由輸入信號RAS、CAS、WE組合產(chǎn)生SDRAM控制命令,其基本的控制命令如表1所示。 |
![]() |
在具體操作SDRAM時,首先必須通過MRS命令設(shè)置模式寄存器,以便確定SDRAM的列地址延遲、突發(fā)類型、突發(fā)長度等工作模式;再通過ACT命令激活對應(yīng)地址的組,同時輸入行地址;然后通過RD或WR命令輸入列地址,將相應(yīng)數(shù)據(jù)讀出或?qū)懭雽?yīng)的地址;操作完成后用PCH命令或BT命令中止讀或?qū)懖僮。在沒有操作的時候,每32ms必須用ARF命令刷新數(shù)據(jù)(2048行),防止數(shù)據(jù)丟失。
|
2 FLEX10K系列EPLD特點
|
3 TMS320C5402和SDRAM接口設(shè)計 TMS320C5402和SDRAM接口電路方框圖如圖2所示。 |
![]() |
命令接口主要對DSP送來的SDRAM的地址和操作命令進行解碼(命令編碼見表1);刷新控制主要對SDRAM數(shù)據(jù)刷新進行計時,確保32ms刷新2048行數(shù)據(jù);仲裁電路主要對讀寫命令和刷新命令進行仲裁,杜絕同時操作,防止數(shù)據(jù)丟失;命令產(chǎn)生器主要用來產(chǎn)生控制SDRAM的各種時序,完成SDRAM的讀、寫和刷新,同時控制FIFO的讀、寫操作;FIFO是DSP與SDRAM之間的數(shù)據(jù)通道,深度為256,其作用是充分利用SDRAM的突發(fā)讀寫功能,提高系統(tǒng)速度,同時簡化DSP軟件設(shè)計。
|
![]() |
DSP每次進行讀、寫操作時,首先向其I/O空間0002H和0003H寫入SDRAM行和列地址,然后向I/O空間0001H寫入控制命令,命令譯碼器根據(jù)命令寄存器中命令,譯碼后向仲裁電路發(fā)出讀寫請求。 刷新控制電路主要由1562計數(shù)器構(gòu)成。由于TMS320C5402時鐘頻率為100MHz,SDRAM要求在32ms之內(nèi)刷新2048行數(shù)據(jù),因此該計數(shù)器計數(shù)值應(yīng)小于: 32ms/2048/0.01μs=1562.5。當計數(shù)器計滿1562次時,刷新控制電路向仲裁電路發(fā)出刷新要求。 3.2 仲裁電路和命令產(chǎn)生器設(shè)計 仲裁電路接收命令接口模塊解碼的命令和刷新控制模塊的刷新請求,產(chǎn)生適當?shù)目刂泼睿渲兴⑿抡埱蟮膬?yōu)先級較高。當來自DSP的命令和來自刷新控制模塊的刷新請求同時到達時,則首先執(zhí)行刷新操作,然后執(zhí)行來自DSP的命令。這樣可以防止SDRAM的數(shù)據(jù)丟失。由此可知,仲裁電路實質(zhì)上是一個優(yōu)先級選擇器。 命令產(chǎn)生器主要產(chǎn)生SDRAM讀、寫和刷新的控制時序(具體時序可見參考文獻1)以及FIFO的讀寫控制信號,用以對SDRAM進行各種操作,其實質(zhì)上是一個Mealy型狀態(tài)機,利用VHDL語言可以很方便地實現(xiàn),其狀態(tài)轉(zhuǎn)移圖如圖3所示。 |
![]() |
3.3 FIFO設(shè)計 FIFO電路是DSP與SDRAM進行數(shù)據(jù)交換的通道,通過FIFO電路可以很好地實現(xiàn)DSP對SDRAM的讀寫。FIFO電路被映射為DSP的I/O空間0000H(見表2),DSP對SDRAM的每次讀或?qū)懀紝SP的I/O空間0000H操作,簡化了DSP軟件設(shè)計。利用FLEX10K系列EPLD內(nèi)部嵌入式陣列塊(EAB)和參數(shù)化模塊庫(LPM),可以很快地構(gòu)造出256×16的FIFO電路,F(xiàn)IFO的設(shè)計比較簡單。VHDL描述具體如下(注意在程序開始處添加LPM庫): FIFO256 CSFIFO GENERIC MAP LPM_WIDTH <= 16;LPM_NUM- WORDS <= 256;
|
|
|||
|
© 2025 維庫電子市場網(wǎng)(www.udpf.com.cn) 版權(quán)所有 經(jīng)營許可證編號:浙B2-20050339 版權(quán)聲明
二十一年專注打造優(yōu)質(zhì)電子元器件采購網(wǎng)、IC交易平臺。 |