最新免费av在线观看,亚洲综合一区成人在线,中文字幕精品无码一区二区三区,中文人妻av高清一区二区,中文字幕乱偷无码av先锋

首頁(yè) | 行業(yè)黑名單 | 幫助 IC 電子元器件 電子資訊 技術(shù)資料

AD9883A 的PDF資料 下載 ,235227K

AD9883A 的貨源和報(bào)價(jià) AD9883A 的相關(guān)技術(shù)信息

其他型號(hào)

揭秘HDTV的“內(nèi)芯”世界-分量模擬接口AD9883A

　　AD9883A特性

　　AD9883A內(nèi)部包含具有300MHz輸入帶寬的8位140MSPS ADC、PLL和可編程的增益、復(fù)位、嵌位控制，用戶只需要提供3.3V的電源、模擬輸入、Hsync和COAST信號(hào)。140MSPS的采樣轉(zhuǎn)換率最高支持1280×1024（75Hz刷新）分辨率的信號(hào)。

　　AD9883A包含所需的輸入緩沖器，信號(hào)直流恢復(fù)（采樣）、復(fù)位、增益（亮度和對(duì)比度）調(diào)整、像素時(shí)鐘發(fā)生器、采樣相位控制和輸出數(shù)據(jù)格式化，所有的控制都可以由雙線制串行總線控制。由于電路設(shè)計(jì)更簡(jiǎn)潔，芯片受物理和電子環(huán)境的影響很小。其典型功率為500mW，使用溫度范圍為0～70℃。

　　AD9883A所有的數(shù)字輸入為3.3V CMOS電平，但5V的輸入電平也不會(huì)對(duì)芯片造成任何損壞。AD9883A 有紅、綠和藍(lán)三個(gè)高阻抗模擬輸入腳，它們的有效信號(hào)電平為0.5～1.0VP-P，信號(hào)一般先通過(guò)DVI連接器、15針D型連接器、RCA同軸連接端子或BNC連接器。AD9883A的內(nèi)部功能如圖1所示，它在PCB上的位置應(yīng)盡量接近實(shí)際輸入，信號(hào)必須通過(guò)適配電阻（一般為75Ω）連到芯片。

　　
　　 圖1 AD9883A內(nèi)部功能框圖

　　AD9883A特殊引腳功能要點(diǎn)

　　輸出

　　HSOUT：輸出行同步經(jīng)過(guò)相位調(diào)整的副本，極性和幅度可通過(guò)串行總線寄存器控制。行同步取決于串行數(shù)據(jù)的不斷調(diào)整。

　　VSOUT：輸出視頻場(chǎng)同步經(jīng)過(guò)相位調(diào)整的副本，輸出極性由串行總線寄存器位控制。它在所有模式圖像傳輸?shù)倪^(guò)程中有效。

　　SOGOUT：該腳從綠色幅度限制比較器或未處理的行同步副本輸出。

　　RED/GREEN/BLUE：對(duì)應(yīng)R/Cr、G/Y、B/Cb數(shù)據(jù)輸出，最高位為MSB。從像素采樣到輸出的延時(shí)是固定的。

　　DATACK：該引腳通常為輸出數(shù)據(jù)和HSOUT的外部邏輯提供主時(shí)鐘輸出信號(hào)，它由內(nèi)部時(shí)鐘產(chǎn)生，并與內(nèi)部取樣時(shí)鐘同步。

　　輸入

　　RAIN/GAIN/BAIN：R/Pr/Cr、G/Y、B/Pb/Cb模擬圖像信號(hào)的高阻抗，獨(dú)立輸入。

　　HSYNC：該引腳接受一個(gè)邏輯信號(hào)，用于參考建立行時(shí)序，并為圖像時(shí)鐘產(chǎn)生器提供參考頻率。其輸入還包含噪聲抑制施密特觸發(fā)器，輸入極限位1.5V。

　　SOGIN：嵌入同步提供一個(gè)輔助處理信號(hào)。該引腳連到一個(gè)帶有內(nèi)部閾值的高速比較器，閾值可由程序控制，以10mV為步長(zhǎng)，從輸入信號(hào)波谷上方10～300mV，缺省閾值為150mV。

　　CLAMP：在嵌位功能腳設(shè)置為1時(shí)有效。當(dāng)禁止時(shí)，該引腳被忽略，嵌位時(shí)序由內(nèi)部計(jì)時(shí)器延時(shí)決定。不用時(shí)，該引腳必須接到地，并且通過(guò)程序?qū)⒃摴δ茉O(shè)置為0。

　　COAST：用于在停止行同步輸入時(shí)繼續(xù)產(chǎn)生一個(gè)和當(dāng)前頻率相位一致的圖像時(shí)鐘信號(hào)，該引腳信號(hào)一般不由PC產(chǎn)生，不用時(shí)必須接地，并且通過(guò)程序?qū)⒃摴δ茉O(shè)置為1；或接高電平（通過(guò)10kΩ的電阻上拉到VD）并通過(guò)程序?qū)⒃摴δ茉O(shè)置為0，上電時(shí)該功能設(shè)置缺省值為1。

　　電源

　　VDD：大量的輸出引腳（共25個(gè)）高速（高達(dá)110 MHz）觸發(fā)會(huì)產(chǎn)生電源干擾，將這些引腳的電源和VDD分離可以將敏感的模擬電路干擾降到最小。如果AD9883A使用較低的邏輯電平，VDD可以連接2.5V的兼容電源。

　　REF BYPASS：內(nèi)部1.25V參考分壓電路，它必須通過(guò)0.1μF的電容連到地，精確度為4%，溫度系數(shù)為50ppm/℃,對(duì)于AD9883A的大部分應(yīng)用是足夠的，如果需要更高精確度，可以提供一個(gè)外部參考。

　　MIDSCV：內(nèi)部中級(jí)電壓參考旁路，必須通過(guò)0.1μF的電容連到地，這個(gè)精確電壓隨綠色增益改變，相位時(shí)鐘發(fā)生器PLL需要外部濾波，可將噪聲和寄生效應(yīng)降到最小。
PLL設(shè)置

　　AD9883A的片上PLL可基于行同步頻率產(chǎn)生像素時(shí)鐘，可編程注冊(cè)器可提供最優(yōu)的PLL性能，主要用于定義VCO范圍注冊(cè)器、充電脈沖電流注冊(cè)器和PLL分頻注冊(cè)器�；�于行同步頻率設(shè)計(jì)像素時(shí)鐘頻率（采樣頻率）和回路濾波電容，AD9883A的PLL回路濾波設(shè)計(jì)如圖2所示。

　　 設(shè)計(jì)圖 hspace=0 src="/images/8062200608214/200681416362349148.gif" width=200 border=0>
　　 圖2 PLL回路濾波設(shè)計(jì)圖